5秒后页面跳转
| 是否Rohs认证： | 符合 | 生命周期： | Active |
| 包装说明： | TSSOP, | Reach Compliance Code： | compliant |
| 风险等级： | 5.63 | 其他特性： | WITH DIRECTION CONTROL |
| 系列： | AUP/ULP/V | JESD-30 代码： | R-PDSO-G6 |
| JESD-609代码： | e3 | 长度： | 2 mm |
| 逻辑集成电路类型： | BUS TRANSCEIVER | 湿度敏感等级： | 1 |
| 位数： | 1 | 功能数量： | 1 |
| 端口数量： | 2 | 端子数量： | 6 |
| 最高工作温度： | 125 °C | 最低工作温度： | -40 °C |
| 输出特性： | 3-STATE | 输出极性： | TRUE |
| 封装主体材料： | PLASTIC/EPOXY | 封装代码： | TSSOP |
| 封装形状： | RECTANGULAR | 封装形式： | SMALL OUTLINE, THIN PROFILE, SHRINK PITCH |
| 峰值回流温度（摄氏度）： | 260 | 传播延迟（tpd）： | 40.5 ns |
| 座面最大高度： | 1.1 mm | 最大供电电压 (Vsup)： | 3.6 V |
| 最小供电电压 (Vsup)： | 1.1 V | 标称供电电压 (Vsup)： | 1.4 V |
| 表面贴装： | YES | 技术： | CMOS |
| 温度等级： | AUTOMOTIVE | 端子面层： | Tin (Sn) |
| 端子形式： | GULL WING | 端子节距： | 0.65 mm |
| 端子位置： | DUAL | 处于峰值回流温度下的最长时间： | 30 |
| 宽度： | 1.25 mm | Base Number Matches： | 1 |
| 型号 | 品牌 | 替代类型 | 描述 | 数据表 |
| 74AUP1T45GF | NXP |
完全替代  |
Low-power dual supply translating transceiver; 3-state |
|
| 74AUP1T45GW,125 | NXP |
功能相似 |
74AUP1T45 - Low-power dual supply translating transceiver; 3-state TSSOP 6-Pin |
|
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| 74AUP1T45GW,125 | NXP |
获取价格 |
74AUP1T45 - Low-power dual supply translating transceiver; 3-state TSSOP 6-Pin |
|
| 74AUP1T50GW | NEXPERIA |
获取价格 |
Low-power buffer with voltage-level translatorProduction |
|
| 74AUP1T50GX | NEXPERIA |
获取价格 |
Low-power buffer with voltage-level translatorProduction |
|
| 74AUP1T57 | NXP |
获取价格 |
Low-power configurable gate with voltage-level translator |
|
| 74AUP1T57GF | NXP |
获取价格 |
Low-power configurable gate with voltage-level translator |
|
| 74AUP1T57GM | NXP |
获取价格 |
Low-power configurable gate with voltage-level translator |
|
| 74AUP1T57GM | NEXPERIA |
获取价格 |
Low-power configurable gate with voltage-level translatorProduction |
|
| 74AUP1T57GM,115 | NXP |
获取价格 |
74AUP1T57 - Low-power configurable gate with voltage-level translator SON 6-Pin |
|
| 74AUP1T57GM-H | NXP |
获取价格 |
IC,LOGIC GATE,2-IN MULTI-FUNC,CMOS,LLCC,6PIN,PLASTIC |
|
| 74AUP1T57GN | NXP |
获取价格 |
IC AUP/ULP/V SERIES, 3-INPUT MAJORITY LOGIC GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT- |
|
LM317T数据手册解读：产品特性、应用、封装与引脚详解
一文带你了解?DB3二极管好坏判断、参数信息、替代推荐
LM358DR数据手册：引脚说明、电气参数及替换型号推荐
OP07CP数据手册解读：引脚信息、电子参数
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
替代型号
如果您发现信息不准确，
