Datasheet > 逻辑 > 栅极> 74AUP1T57GF

74AUP1T57GF

更新时间： 2024-01-21 15:29:13

品牌	Logo	应用领域
恩智浦 - NXP		转换器电平转换器栅极逻辑集成电路光电二极管
页数	文件大小	规格书
17页	92K
描述
Low-power configurable gate with voltage-level translator

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1T57GF 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TSSOP, TSSOP6,.08	Reach Compliance Code：	unknown
风险等级：	5.84	JESD-30 代码：	R-PDSO-G6
负载电容（CL）：	30 pF	最大I（ol）：	0.0027 A
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP6,.08
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：	TAPE AND REEL	电源：	2.5/3.3 V
Prop。Delay @ Nom-Sup：	11.9 ns	认证状态：	Not Qualified
施密特触发器：	YES	子类别：	Gates
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子形式：	GULL WING
端子节距：	0.635 mm	端子位置：	DUAL
Base Number Matches：	1

74AUP1T57GF 数据手册

74AUP1T57

Low-power conﬁgurable gate with voltage-level translator

Rev. 01 — 3 January 2008

Product data sheet

1. General description

The 74AUP1T57 provides low-power, low-voltage conﬁgurable logic gate functions. The

output state is determined by eight patterns of 3-bit input. The user can choose the logic

functions AND, OR, NAND, NOR, XNOR, inverter and buffer. All inputs can be connected

to V_CCor GND.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 2.3 V to 3.6 V.

The 74AUP1T57 is designed for logic-level translation applications with input switching

levels that accept 1.8 V low-voltage CMOS signals, while operating from either a single

2.5 V or 3.3 V supply voltage.

The wide supply voltage range ensures normal operation as battery voltage drops from

3.6 V to 2.3 V.

This device is fully speciﬁed for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing the damaging backﬂow current through the device

when it is powered down.

Schmitt trigger inputs make the circuit tolerant to slower input rise and fall times across the

entire V_CCrange.

2. Features

■ Wide supply voltage range from 2.3 V to 3.6 V

■ High noise immunity

■ ESD protection:

◆ HBM JESD22-A114E Class 3A exceeds 5000 V

◆ MM JESD22-A115-A exceeds 200 V

◆ CDM JESD22-C101C exceeds 1000 V

■ Low static power consumption; I_CC= 1.5 µA (maximum)

■ Latch-up performance exceeds 100 mA per JESD 78 Class II

■ Inputs accept voltages up to 3.6 V

■ Low noise overshoot and undershoot < 10 % of V_CC

■ I_OFFcircuitry provides partial Power-down mode operation

■ Multiple package options

■ Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...17

中文翻译

下载PDF

与74AUP1T57GF相关器件

型号	品牌	获取价格	描述	数据表
74AUP1T57GM	NXP	获取价格	Low-power configurable gate with voltage-level translator
74AUP1T57GM	NEXPERIA	获取价格	Low-power configurable gate with voltage-level translatorProduction
74AUP1T57GM,115	NXP	获取价格	74AUP1T57 - Low-power configurable gate with voltage-level translator SON 6-Pin
74AUP1T57GM-H	NXP	获取价格	IC,LOGIC GATE,2-IN MULTI-FUNC,CMOS,LLCC,6PIN,PLASTIC
74AUP1T57GN	NXP	获取价格	IC AUP/ULP/V SERIES, 3-INPUT MAJORITY LOGIC GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-
74AUP1T57GN	NEXPERIA	获取价格	Low-power configurable gate with voltage-level translatorProduction
74AUP1T57GS	NEXPERIA	获取价格	Low-power configurable gate with voltage-level translatorProduction
74AUP1T57GW	NEXPERIA	获取价格	Low-power configurable gate with voltage-level translatorProduction
74AUP1T57GW	NXP	获取价格	Low-power configurable gate with voltage-level translator
74AUP1T57GW,125	NXP	获取价格	74AUP1T57 - Low-power configurable gate with voltage-level translator TSSOP 6-Pin

与74AUP1T57GF相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

3
电感耐压值及其与电感大小的关系
2024-06-07

8
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

4
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

4

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1T57GF

74AUP1T57GF 技术参数

74AUP1T57GF 数据手册

与74AUP1T57GF相关器件

与74AUP1T57GF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1T57GF

74AUP1T57GF 技术参数

74AUP1T57GF 数据手册

与74AUP1T57GF相关器件

与74AUP1T57GF相关文章

您还可以找

您在本页遇到什么问题？