5秒后页面跳转
捷配首页

Datasheet > 74AUP1T57GW,125
74AUP1T57GW,125 PDF预览

74AUP1T57GW,125

更新时间： 2024-02-08 07:59:30
品牌 Logo 应用领域
恩智浦 - NXP 栅光电二极管逻辑集成电路触发器
页数 文件大小 规格书
20页 210K
描述
74AUP1T57 - Low-power configurable gate with voltage-level translator TSSOP 6-Pin

阅读下载

获取价格

74AUP1T57GW,125 技术参数

生命周期：Active零件包装代码：TSSOP
包装说明：TSSOP,针数：6
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：1.3系列：AUP/ULP/V
JESD-30 代码：R-PDSO-G6JESD-609代码：e3
长度：2 mm逻辑集成电路类型：MAJORITY LOGIC GATE
湿度敏感等级：1功能数量：1
输入次数：3端子数量：6
最高工作温度：125 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：260传播延迟（tpd）：11.9 ns
认证状态：Not Qualified座面最大高度：1.1 mm
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子面层：Tin (Sn)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：1.25 mm
Base Number Matches：1

74AUP1T57GW,125 数据手册

 浏览型号74AUP1T57GW,125的Datasheet PDF文件第2页浏览型号74AUP1T57GW,125的Datasheet PDF文件第3页浏览型号74AUP1T57GW,125的Datasheet PDF文件第4页浏览型号74AUP1T57GW,125的Datasheet PDF文件第5页浏览型号74AUP1T57GW,125的Datasheet PDF文件第6页浏览型号74AUP1T57GW,125的Datasheet PDF文件第7页 
74AUP1T57  
Low-power configurable gate with voltage-level translator  
Rev. 5 — 15 August 2012  
Product data sheet  
1. General description  
The 74AUP1T57 provides low-power, low-voltage configurable logic gate functions. The  
output state is determined by eight patterns of 3-bit input. The user can choose the logic  
functions AND, OR, NAND, NOR, XNOR, inverter and buffer. All inputs can be connected  
to VCC or GND.  
This device ensures a very low static and dynamic power consumption across the entire  
VCC range from 2.3 V to 3.6 V.  
The 74AUP1T57 is designed for logic-level translation applications with input switching  
levels that accept 1.8 V low-voltage CMOS signals, while operating from either a single  
2.5 V or 3.3 V supply voltage.  
The wide supply voltage range ensures normal operation as battery voltage drops from  
3.6 V to 2.3 V.  
This device is fully specified for partial power-down applications using IOFF. The IOFF  
circuitry disables the output, preventing the damaging backflow current through the device  
when it is powered down.  
Schmitt trigger inputs make the circuit tolerant to slower input rise and fall times across  
the entire VCC range.  
2. Features and benefits  
Wide supply voltage range from 2.3 V to 3.6 V  
High noise immunity  
ESD protection:  
HBM JESD22-A114F Class 3A exceeds 5000 V  
MM JESD22-A115-A exceeds 200 V  
CDM JESD22-C101E exceeds 1000 V  
Low static power consumption; ICC = 1.5 A (maximum)  
Latch-up performance exceeds 100 mA per JESD 78 Class II  
Inputs accept voltages up to 3.6 V  
Low noise overshoot and undershoot < 10 % of VCC  
IOFF circuitry provides partial power-down mode operation  
Multiple package options  
Specified from 40 C to +85 C and 40 C to +125 C  
 
 
1234567...20

下载PDF

与74AUP1T57GW,125相关器件

型号 品牌 描述 获取价格 数据表
74AUP1T57GW-G NXP IC,LOGIC GATE,2-IN MULTI-FUNC,CMOS,TSSOP,6PIN,PLASTIC

获取价格
74AUP1T58 NXP Low-power configurable gate with voltage-level translator

获取价格
74AUP1T58GF NXP Low-power configurable gate with voltage-level translator

获取价格
74AUP1T58GF,132 NXP 74AUP1T58 - Low-power configurable gate with voltage-level translator SON 6-Pin

获取价格
74AUP1T58GF-H NXP IC,LOGIC GATE,2-IN MULTI-FUNC,CMOS,LLCC,6PIN,PLASTIC

获取价格
74AUP1T58GM NXP Low-power configurable gate with voltage-level translator

获取价格

与74AUP1T57GW,125相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证