Datasheet > 74AUP1T97GF/S500

74AUP1T97GF/S500

更新时间： 2024-09-24 14:47:31

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路
页数	文件大小	规格书
22页	230K
描述
SPECIALTY LOGIC CIRCUIT, PDSO6

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1T97GF/S500 技术参数

生命周期：	Active	包装说明：	1 X 1 MM, 0.50 MM HEIGHT, PLASTIC, SOT-891, XSON-6
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.65	Is Samacsys：	N
系列：	AUP/ULP/V	JESD-30 代码：	S-PDSO-N6
长度：	1 mm	逻辑集成电路类型：	LOGIC CIRCUIT
功能数量：	1	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSON
封装形状：	SQUARE	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
座面最大高度：	0.5 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2.3 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子形式：	NO LEAD
端子节距：	0.35 mm	端子位置：	DUAL
宽度：	1 mm	Base Number Matches：	1

74AUP1T97GF/S500 数据手册

74AUP1T97

Low-power configurable gate with voltage-level translator

Rev. 5 — 17 September 2015

Product data sheet

1. General description

The 74AUP1T97 provides low-power, low-voltage configurable logic gate functions. The

output state is determined by eight patterns of 3-bit input. The user can choose the logic

functions MUX, AND, OR, NAND, NOR, inverter and buffer. All inputs can be connected to

_CCor GND.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 2.3 V to 3.6 V.

The 74AUP1T97 is designed for logic-level translation applications with input switching

levels that accept 1.8 V low-voltage CMOS signals, while operating from either a single

2.5 V or 3.3 V supply voltage.

The wide supply voltage range ensures normal operation as battery voltage drops from

3.6 V to 2.3 V.

This device is fully specified for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backflow current through

the device when it is powered down.

Schmitt trigger inputs make the circuit tolerant to slower input rise and fall times across

the entire V_CCrange.

2. Features and benefits

 Wide supply voltage range from 2.3 V to 3.6 V

 High noise immunity

 ESD protection:

 HBM JESD22-A114F Class 3A exceeds 5000 V

 MM JESD22-A115-A exceeds 200 V

 CDM JESD22-C101E exceeds 1000 V

 Low static power consumption; I_CC= 1.5 A (maximum)

 Latch-up performance exceeds 100 mA per JESD 78 Class II

 Inputs accept voltages up to 3.6 V

 Low noise overshoot and undershoot < 10 % of V_CC

 I_OFFcircuitry provides partial power-down mode operation

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

12 3 4 5 6 7...22

中文翻译

下载PDF

与74AUP1T97GF/S500相关器件

型号	品牌	获取价格	描述	数据表
74AUP1T97GF/S500,132	NXP	获取价格	Logic Circuit, CMOS, PDSO6
74AUP1T97GM	NXP	获取价格	Low-power configurable gate with voltage-level translator
74AUP1T97GM	NEXPERIA	获取价格	Low-power configurable gate with voltage-level translatorProduction
74AUP1T97GM,132	NXP	获取价格	74AUP1T97 - Low-power configurable gate with voltage-level translator SON 6-Pin
74AUP1T97GN	NXP	获取价格	暂无描述
74AUP1T97GN	NEXPERIA	获取价格	Low-power configurable gate with voltage-level translatorProduction
74AUP1T97GN,132	NXP	获取价格	74AUP1T97 - Low-power configurable gate with voltage-level translator SON 6-Pin
74AUP1T97GS	NXP	获取价格	SPECIALTY LOGIC CIRCUIT, PDSO6, 1 X 1 MM, 0.35 MM HEIGHT, SOT-1202, XSON-6
74AUP1T97GS	NEXPERIA	获取价格	Low-power configurable gate with voltage-level translatorProduction
74AUP1T97GW	NXP	获取价格	Low-power configurable gate with voltage-level translator

与74AUP1T97GF/S500相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

7
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

13
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

80
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

71

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1T97GF/S500

74AUP1T97GF/S500 技术参数

74AUP1T97GF/S500 数据手册

与74AUP1T97GF/S500相关器件

与74AUP1T97GF/S500相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1T97GF/S500

74AUP1T97GF/S500 技术参数

74AUP1T97GF/S500 数据手册

与74AUP1T97GF/S500相关器件

与74AUP1T97GF/S500相关文章

您还可以找

您在本页遇到什么问题？