Datasheet > 74AUP1T97

74AUP1T97

更新时间： 2024-02-25 13:20:12

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		栅
页数	文件大小	规格书
11页	530K
描述
Low Power Configurable Gate with Voltage-Level Translator

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1T97 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否无铅：	不含铅
是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SOT-363	包装说明：	PLASTIC, SOT-363, SC-88, PACKAGE-6
针数：	6	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.14
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-G6
JESD-609代码：	e3	长度：	2 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	LOGIC CIRCUIT
最大I（ol）：	0.0023 A	湿度敏感等级：	1
功能数量：	1	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP6,.08	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	1.2/3.3 V
Prop。Delay @ Nom-Sup：	11.9 ns	认证状态：	Not Qualified
施密特触发器：	YES	座面最大高度：	1.1 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2.3 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1.25 mm	Base Number Matches：	1

74AUP1T97 数据手册

October 2010

74AUP1T97

TinyLogic^®Low Power Configurable Gate with

Voltage-Level Translator

Features

Description

The 74AUP1T97 is a universal configurable 2-input

logic gate that provides single supply voltage level

translation. This device is designed for applications with

inputs switching levels that accept 1.8V low voltage

CMOS signals while operating from either a single 2.5V

or 3.3V supply voltage. The 74AUP1T97 is an ideal low

power solution for mixed voltage signal applications

especially for battery-powered portable applications.

This product guarantees very low static and dynamic

power consumption across entire voltage range. All

inputs are implemented with hysteresis to allow for

slower transition input signals and better switching

noise immunity.

Single Supply Voltage Translator

1.8V to 3.3V Input at V_CC=3.3V

1.8V to 2.5V Input at V_CC=2.5V

2.3V to 3.6V V_CCSupply Voltage Operation

3.6V Over-Voltage Tolerant I/O’s at V_CCfrom

2.3V to 3.6V

Power-Off High-Impedance Inputs and Outputs

Low Static Power Consumption

- I_CC=0.9µA Maximum

Low Dynamic Power Consumption

- C_PD=2.7pF Typical at 3.3V

The 74AUP1T97 provides for multiple functions as

determined by various configurations of the three

inputs. The potential logic functions provided are MUX,

AND, NAND, OR, and NOR, inverter and buffer. Refer

to Figures 3 to 9.

Ultra-Small MicroPak™ Packages

Ordering Information

Part Number

Top Mark

Package

Packing Method

5000 Units on

Tape & Reel

74AUP1T97L6X

6-Lead MicroPak™, 1.0mm Wide

5000 Units on

Tape & Reel

74AUP1T97FHX

6-Lead, MicroPak2™, 1x1mm Body, .35mm Pitch

74AUP1T97 • Rev. 1.0.3

www.fairchildsemi.com

12 3 4 5 6 7...11

中文翻译

下载PDF

与74AUP1T97相关器件

型号	品牌	获取价格	描述	数据表
74AUP1T97FHX	ONSEMI	获取价格	Low Power Configurable Gate
74AUP1T97FHX	FAIRCHILD	获取价格	Low Power Configurable Gate with Voltage-Level Translator
74AUP1T97GF	NXP	获取价格	Low-power configurable gate with voltage-level translator
74AUP1T97GF,132	NXP	获取价格	74AUP1T97 - Low-power configurable gate with voltage-level translator SON 6-Pin
74AUP1T97GF/S500	NXP	获取价格	SPECIALTY LOGIC CIRCUIT, PDSO6
74AUP1T97GF/S500,132	NXP	获取价格	Logic Circuit, CMOS, PDSO6
74AUP1T97GM	NXP	获取价格	Low-power configurable gate with voltage-level translator
74AUP1T97GM	NEXPERIA	获取价格	Low-power configurable gate with voltage-level translatorProduction
74AUP1T97GM,132	NXP	获取价格	74AUP1T97 - Low-power configurable gate with voltage-level translator SON 6-Pin
74AUP1T97GN	NXP	获取价格	暂无描述

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1T97

74AUP1T97 技术参数

74AUP1T97 数据手册

与74AUP1T97相关器件

与74AUP1T97相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1T97

74AUP1T97 技术参数

74AUP1T97 数据手册

与74AUP1T97相关器件

与74AUP1T97相关文章

您还可以找

您在本页遇到什么问题？