5秒后页面跳转
捷配首页

Datasheet > 74AUP1T57GM
74AUP1T57GM PDF预览

74AUP1T57GM

更新时间： 2023-09-03 20:28:26
品牌 Logo 应用领域
安世 - NEXPERIA 光电二极管逻辑集成电路
页数 文件大小 规格书
17页 260K
描述
Low-power configurable gate with voltage-level translatorProduction

阅读下载

中文翻译

获取价格

74AUP1T57GM 技术参数

Source Url Status Check Date：2013-06-14 00:00:00是否无铅： 不含铅
是否Rohs认证： 符合生命周期：Transferred
零件包装代码：SON包装说明：1 X 1.45 MM, 0.50 MM HEIGHT, PLASTIC, MO-252, SOT-886, SON-6
针数：6Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.38
Is Samacsys：N系列：AUP/ULP/V
JESD-30 代码：R-PDSO-N6JESD-609代码：e3
长度：1.45 mm负载电容（CL）：30 pF
逻辑集成电路类型：MAJORITY LOGIC GATE最大I（ol）：0.0027 A
湿度敏感等级：1功能数量：1
输入次数：3端子数量：6
最高工作温度：125 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：VSON
封装等效代码：SOLCC6,.04,20封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, VERY THIN PROFILE包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：2.5/3.3 V
Prop。Delay @ Nom-Sup：11.9 ns传播延迟（tpd）：11.9 ns
认证状态：Not Qualified施密特触发器：YES
座面最大高度：0.5 mm子类别：Gates
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：3 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子面层：Tin (Sn)端子形式：NO LEAD
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：1 mm
Base Number Matches：1

74AUP1T57GM 数据手册

 浏览型号74AUP1T57GM的Datasheet PDF文件第2页浏览型号74AUP1T57GM的Datasheet PDF文件第3页浏览型号74AUP1T57GM的Datasheet PDF文件第4页浏览型号74AUP1T57GM的Datasheet PDF文件第5页浏览型号74AUP1T57GM的Datasheet PDF文件第6页浏览型号74AUP1T57GM的Datasheet PDF文件第7页 
74AUP1T57  
Low-power configurable gate with voltage-level translator  
Rev. 7 — 26 January 2022  
Product data sheet  
1. General description  
The 74AUP1T57 is a configurable multiple function gate with level translating, Schmitt-trigger  
inputs. The device can be configured as any of the following logic functions AND, OR, NAND,  
NOR, XNOR, inverter and buffer; using the 3-bit input. All inputs can be connected directly to VCC  
or GND. Low threshold Schmitt trigger inputs allow these devices to be driven by 1.8 V logic levels  
in 3.3 V applications.  
This device ensures very low static and dynamic power consumption across the entire VCC range  
from 2.3 V to 3.6 V. This device is fully specified for partial power down applications using IOFF. The  
IOFF circuitry disables the output, preventing the potentially damaging backflow current through the  
device when it is powered down.  
2. Features and benefits  
•
Wide supply voltage range from 2.3 V to 3.6 V  
•
•
•
•
•
•
•
High noise immunity  
Low static power consumption; ICC = 1.5 μA (maximum)  
Latch-up performance exceeds 100 mA per JESD 78 Class II Level B  
Overvoltage tolerant inputs to 3.6 V  
Low noise overshoot and undershoot < 10 % of VCC  
IOFF circuitry provides partial power-down mode operation  
ESD protection:  
•
•
•
HBM JESD22-A114F Class 3A exceeds 5000 V  
MM JESD22-A115-A exceeds 200 V  
CDM JESD22-C101E exceeds 1000 V  
•
•
Multiple package options  
Specified from -40 °C to +85 °C and -40 °C to +125 °C  
3. Ordering information  
Table 1. Ordering information  
Type number  
Package  
Temperature range Name  
Description  
Version  
74AUP1T57GW  
74AUP1T57GM  
74AUP1T57GN  
74AUP1T57GS  
-40 °C to +125 °C  
-40 °C to +125 °C  
-40 °C to +125 °C  
-40 °C to +125 °C  
TSSOP6  
plastic thin shrink small outline package; 6 leads;  
body width 1.25 mm  
SOT363-2  
XSON6  
XSON6  
XSON6  
plastic extremely thin small outline package; no leads; SOT886  
6 terminals; body 1 × 1.45 × 0.5 mm  
extremely thin small outline package; no leads;  
6 terminals; body 0.9 × 1.0 × 0.35 mm  
SOT1115  
extremely thin small outline package; no leads;  
6 terminals; body 1.0 × 1.0 × 0.35 mm  
SOT1202  
 
 
 
1234567...17

中文翻译

下载PDF

与74AUP1T57GM相关器件

型号 品牌 获取价格 描述 数据表
74AUP1T57GM,115 NXP

获取价格

 		74AUP1T57 - Low-power configurable gate with voltage-level translator SON 6-Pin
74AUP1T57GM-H NXP

获取价格

 		IC,LOGIC GATE,2-IN MULTI-FUNC,CMOS,LLCC,6PIN,PLASTIC
74AUP1T57GN NXP

获取价格

 		IC AUP/ULP/V SERIES, 3-INPUT MAJORITY LOGIC GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-
74AUP1T57GN NEXPERIA

获取价格

 		Low-power configurable gate with voltage-level translatorProduction
74AUP1T57GS NEXPERIA

获取价格

 		Low-power configurable gate with voltage-level translatorProduction
74AUP1T57GW NEXPERIA

获取价格

 		Low-power configurable gate with voltage-level translatorProduction
74AUP1T57GW NXP

获取价格

 		Low-power configurable gate with voltage-level translator
74AUP1T57GW,125 NXP

获取价格

 		74AUP1T57 - Low-power configurable gate with voltage-level translator TSSOP 6-Pin
74AUP1T57GW-G NXP

获取价格

 		IC,LOGIC GATE,2-IN MULTI-FUNC,CMOS,TSSOP,6PIN,PLASTIC
74AUP1T58 NXP

获取价格

 		Low-power configurable gate with voltage-level translator

与74AUP1T57GM相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证