Datasheet > 74HC137N,652

74HC137N,652

更新时间： 2024-11-05 20:41:23

品牌	Logo	应用领域
恩智浦 - NXP		驱动双倍数据速率光电二极管逻辑集成电路
页数	文件大小	规格书
19页	108K
描述
74HC137N

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC137N,652 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP, DIP16,.3
针数：	16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	7.55
其他特性：	ADDRESS LATCHES	系列：	HC/UH
输入调节：	LATCHED	JESD-30 代码：	R-PDIP-T16
JESD-609代码：	e4	长度：	19.025 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	OTHER DECODER/DRIVER
最大I（ol）：	0.004 A	功能数量：	1
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出极性：	INVERTED
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP16,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	260
电源：	2/6 V	Prop。Delay @ Nom-Sup：	54 ns
传播延迟（tpd）：	285 ns	认证状态：	Not Qualified
座面最大高度：	4.2 mm	子类别：	Decoder/Drivers
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	NICKEL PALLADIUM GOLD	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	7.62 mm
Base Number Matches：	1

74HC137N,652 数据手册

74HC137

3-to-8 line decoder, demultiplexer with address latches;

inverting

Rev. 03 — 11 November 2004

Product data sheet

1. General description

The 74HC137 is a high-speed Si-gate CMOS device and is pin compatible with low power

Schottky TTL (LSTTL). The 74HC137 is speciﬁed in compliance with JEDEC

standard no. 7A.

The 74HC137 is a 3-to-8 line decoder, demultiplexer with latches at the three address

inputs (An). The 74HC137 essentially combines the 3-to-8 decoder function with a 3-bit

storage latch. When the latch is enabled (LE = LOW), the 74HC137 acts as a 3-to-8 active

LOW decoder. When the latch enable (LE) goes from LOW-to-HIGH, the last data present

at the inputs before this transition, is stored in the latches. Further address changes are

ignored as long as LE remains HIGH.

The output enable input (E1 and E2) controls the state of the outputs independent of the

address inputs or latch operation. All outputs are HIGH unless E1 is LOW and E2 is HIGH.

The 74HC137 is ideally suited for implementing non-overlapping decoders in 3-state

systems and strobed (stored address) applications in bus oriented systems.

2. Features

■ Combines 3-to-8 decoder with 3-bit latch

■ Multiple input enable for easy expansion or independent controls

■ Active LOW mutually exclusive outputs

■ Low-power dissipation

■ Complies with JEDEC standard no. 7A

■ ESD protection:

◆ HBM EIA/JESD22-A114-B exceeds 2000 V

◆ MM EIA/JESD22-A115-A exceeds 200 V.

■ Multiple package options

■ Speciﬁed from −40 °C to +80 °C and from −40 °C to +125 °C.

12 3 4 5 6 7...19

中文翻译

下载PDF

与74HC137N,652相关器件

型号	品牌	获取价格	描述	数据表
74HC137PW	NEXPERIA	获取价格	3-to-8 line decoder, demultiplexer with address latches; invertingProduction
74HC138	NXP	获取价格	3-to-8 line decoder/demultiplexer; inverting
74HC138	ONSEMI	获取价格	1−of−8 Decoder/ Demultiplexer High−Performance Silicon−Gate CMOS
74HC138	DIODES	获取价格	3 TO 8 LINE DECODER DEMULTIPLEXER
74HC138	HGSEMI	获取价格	高速 CMOS 反相输出的 8 位译码器
74HC138_12	NXP	获取价格	3-to-8 line decoder/demultiplexer; inverting
74HC138BQ	NXP	获取价格	3-to-8 line decoder/demultiplexer; inverting
74HC138BQ	NEXPERIA	获取价格	3-to-8 line decoder/demultiplexer; invertingProduction
74HC138BQ,115	NXP	获取价格	74HC(T)138 - 3-to-8 line decoder/demultiplexer; inverting QFN 16-Pin
74HC138BQ-Q100	NXP	获取价格	3-to-8 line decoder/demultiplexer; inverting

与74HC137N,652相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

9
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC137N,652

74HC137N,652 技术参数

74HC137N,652 数据手册

与74HC137N,652相关器件

与74HC137N,652相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC137N,652

74HC137N,652 技术参数

74HC137N,652 数据手册

与74HC137N,652相关器件

与74HC137N,652相关文章

您还可以找

您在本页遇到什么问题？