Datasheet > 74HC138D-T

74HC138D-T

更新时间： 2025-09-20 21:12:15

品牌	Logo	应用领域
恩智浦 - NXP		驱动光电二极管输出元件逻辑集成电路
页数	文件大小	规格书
23页	119K
描述
HC/UH SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDSO16, 3.90 MM, PLASTIC, MS-012, SOT109-1, SOP-16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC138D-T 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP, SOP16,.25	针数：	16
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.01
其他特性：	3 ENABLE INPUTS	系列：	HC/UH
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e4	长度：	9.9 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	OTHER DECODER/DRIVER
最大I（ol）：	0.004 A	湿度敏感等级：	1
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	INVERTED	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
包装方法：	TR	峰值回流温度（摄氏度）：	260
电源：	2/6 V	Prop。Delay @ Nom-Sup：	38 ns
传播延迟（tpd）：	225 ns	认证状态：	Not Qualified
座面最大高度：	1.75 mm	子类别：	Decoder/Drivers
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	3.9 mm
Base Number Matches：	1

74HC138D-T 数据手册

74HC138; 74HCT138

3-to-8 line decoder/demultiplexer; inverting

Rev. 03 — 23 December 2005

Product data sheet

1. General description

The 74HC138; 74HCT138 is a high-speed Si-gate CMOS device and is pin compatible

with Low-power Schottky TTL (LSTTL).

The 74HC138; 74HCT138 decoder accepts three binary weighted address inputs (A0, A1

and A3) and when enabled, provides 8 mutually exclusive active LOW outputs (Y0 to Y7).

The 74HC138; 74HCT138 features three enable inputs: two active LOW (E1 and E2) and

one active HIGH (E3). Every output will be HIGH unless E1 and E2 are LOW and E3 is

HIGH.

This multiple enable function allows easy parallel expansion of the 74HC138; 74HCT138

to a 1-of-32 (5 lines to 32 lines) decoder with just four 74HC138; 74HCT138 ICs and one

inverter.

The 74HC138; 74HCT138 can be used as an eight output demultiplexer by using one of

the active LOW enable inputs as the data input and the remaining enable inputs as

strobes. Not used enable inputs must be permanently tied to their appropriate active

HIGH- or LOW-state.

The 74HC138; 74HCT138 is identical to the 74HC238; 74HCT238 but has inverting

outputs.

2. Features

■ Demultiplexing capability

■ Multiple input enable for easy expansion

■ Complies with JEDEC standard no. 7A

■ Ideal for memory chip select decoding

■ Active LOW mutually exclusive outputs

■ ESD protection:

◆ HBM EIA/JESD22-A114-C exceeds 2000 V

◆ MM EIA/JESD22-A115-A exceeds 200 V

■ Speciﬁed from −40 °C to +85 °C and from −40 °C to +125 °C

12 3 4 5 6 7...23

中文翻译

下载PDF

与74HC138D-T相关器件

型号	品牌	获取价格	描述	数据表
74HC138DB	NXP	获取价格	3-to-8 line decoder/demultiplexer; inverting
74HC138DB	NEXPERIA	获取价格	3-to-8 line decoder/demultiplexer; inverting
74HC138DB,112	NEXPERIA	获取价格	元器件封装:16-SSOP;
74HC138DB,118	NEXPERIA	获取价格	元器件封装:16-SSOP;
74HC138DR2G	ONSEMI	获取价格	1−of−8 Decoder/ Demultiplexer High−Performance Silicon−Gate CMOS
74HC138DTR2G	ONSEMI	获取价格	1−of−8 Decoder/ Demultiplexer High−Performance Silicon−Gate CMOS
74HC138M/TR	HGSEMI	获取价格
74HC138N	NXP	获取价格	3-to-8 line decoder/demultiplexer; inverting
74HC138N,652	NXP	获取价格	电流 - 输出高、低:5.2mA;最小工作电压(V):2V;最大工作电压(V):6V;最大
74HC138NB	NXP	获取价格	HC/UH SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDIP16

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC138D-T

74HC138D-T 技术参数

74HC138D-T 数据手册

与74HC138D-T相关器件

与74HC138D-T相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC138D-T

74HC138D-T 技术参数

74HC138D-T 数据手册

与74HC138D-T相关器件

与74HC138D-T相关文章

您还可以找

您在本页遇到什么问题？