SY100E131JITR

更新时间： 2024-11-22 22:42:35

品牌	Logo	应用领域
麦瑞 - MICREL		触发器
页数	文件大小	规格书
4页	77K
描述
4-BIT D FLIP-FLOP

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SY100E131JITR 技术参数

是否Rohs认证：	不符合	生命周期：	Transferred
包装说明：	QCCJ, LDCC28,.5SQ	Reach Compliance Code：	not_compliant
风险等级：	5.76	系列：	100E
JESD-30 代码：	S-PQCC-J28	JESD-609代码：	e0
长度：	11.48 mm	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	1100000000 Hz	湿度敏感等级：	1
位数：	2	功能数量：	2
端子数量：	28	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	OPEN-EMITTER
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC28,.5SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	240
电源：	-4.5 V	最大电源电流（ICC）：	81 mA
传播延迟（tpd）：	0.675 ns	认证状态：	Not Qualified
座面最大高度：	4.57 mm	子类别：	FF/Latches
表面贴装：	YES	技术：	ECL
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
触发器类型：	POSITIVE EDGE	宽度：	11.48 mm
最小 fmax：	1100 MHz	Base Number Matches：	1

SY100E131JITR 数据手册

4-BIT D

FLIP-FLOP

SY10E131

SY100E131

DESCRIPTION

FEATURES

■ 1100MHz min. toggle frequency

■ Extended 100E VEE range of –4.2V to –5.5V

■ Differential output

The SY10/100E131 are high-speed quad master slave

D-type flip-flops with differential outputs designed for use

in new, high-performance ECL systems. The flip-flops may

be individually clocked by holding CC (Common Clock) at

a logic LOW and then using the four individual CE (Clock

Enable CE0–CE3) inputs to accomplish such clocking.

Alternatively, all four flip-flops can be clocked in common

by holding the CE inputs LOW and then using CC to clock

the data. In the common clock mode, the CE input acts as

a control that passes the CC signal to the flip-flop. Data is

clocked into the flip-flop on the rising edge of the output of

the logical OR operation between CE and CC (data enters

the master when both CC and CE are LOW and data

transfers to the slave when either CE or CC, or both, go

HIGH).

■ Individual and common clocks

■ Indivldual asynchronous reset

■ Paired asynchronous sets

■ Fully compatible with Industry standard 10KH,

100K ECL levels

■ Internal 75KΩ input pulldown resistors

■ Fully compatible with Motorola MC10E/100E131

■ Available in 28-pin PLCC package

Asynchronous set and reset controls are provided. The

reset controls are individual and the set controls are

pairwise.

PIN NAMES

PIN CONFIGURATION

Function

Data Inputs

D0-D3

CE0-CE3

R0-R3

Clock Enables (Individual)

Resets

25 24 23 22 21 20 19

Common Clock

Sets (paired)

S03, S12

Q0-Q3

VCCO

PLCC

TOP VIEW

J28-1

True Outputs

Inverting Outputs

VCC to Output

10 11

Rev.: E

Amendment: /0

Issue Date: November, 1998

12 3 4

中文翻译

下载PDF

与SY100E131JITR相关器件

型号	品牌	获取价格	描述	数据表
SY100E131JY	MICROCHIP	获取价格	100E SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC28
SY100E131JY	MICREL	获取价格	4-BIT D FLIP-FLOP
SY100E131JYTR	MICREL	获取价格	4-BIT D FLIP-FLOP
SY100E131JY-TR	MICROCHIP	获取价格	100E SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC28
SY100E136	MICREL	获取价格	6-BIT UNIVERSAL UP/DOWN COUNTER
SY100E136JC	MICREL	获取价格	6-BIT UNIVERSAL UP/DOWN COUNTER
SY100E136JCTR	MICREL	获取价格	6-BIT UNIVERSAL UP/DOWN COUNTER
SY100E136JZ	MICREL	获取价格	6-BIT UNIVERSAL UP/DOWN COUNTER
SY100E136JZTR	MICREL	获取价格	6-BIT UNIVERSAL UP/DOWN COUNTER
SY100E137	MICREL	获取价格	8-BIT RIPPLE COUNTER

与SY100E131JITR相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

35
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

27
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

55
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

52

产品中心

服务支持

精选活动

关于我们

帮助中心

SY100E131JITR

SY100E131JITR 技术参数

SY100E131JITR 数据手册

与SY100E131JITR相关器件

与SY100E131JITR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SY100E131JITR

SY100E131JITR 技术参数

SY100E131JITR 数据手册

与SY100E131JITR相关器件

与SY100E131JITR相关文章

您还可以找

您在本页遇到什么问题？