SY100E142JC

更新时间： 2024-11-18 22:15:15

品牌	Logo	应用领域
麦瑞 - MICREL		移位寄存器
页数	文件大小	规格书
4页	75K
描述
9-BIT SHIFT REGISTER

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

SY100E142JC 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	PLASTIC, LCC-28	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.51
其他特性：	SIPO OPERATION ALSO AVAILABLE	计数方向：	RIGHT
系列：	100E	JESD-30 代码：	S-PQCC-J28
JESD-609代码：	e0	长度：	11.48 mm
逻辑集成电路类型：	PARALLEL IN PARALLEL OUT	最大频率@ Nom-Sup：	700000000 Hz
湿度敏感等级：	1	位数：	9
功能数量：	1	端子数量：	28
最高工作温度：	85 °C	最低工作温度：
输出特性：	OPEN-EMITTER	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC28,.5SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	峰值回流温度（摄氏度）：	240
电源：	-4.5 V	传播延迟（tpd）：	1 ns
认证状态：	Not Qualified	座面最大高度：	4.57 mm
子类别：	Shift Registers	表面贴装：	YES
技术：	ECL	温度等级：	OTHER
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	触发器类型：	POSITIVE EDGE
宽度：	11.48 mm	最小 fmax：	700 MHz
Base Number Matches：	1

SY100E142JC 数据手册

9-BIT SHIFT

SY10E142

SY100E142

FEATURES

DESCRIPTION

■ 700MHz min. shift frequency

■ Extended 100E VEE range of –4.2V to –5.5V

■ 9 bits wide for byte-parity applications

■ Asynchronous Master Reset

■ Dual clocks

The SY10/100E142 are high-speed 9-bit shift registers

designed for use in new, high-performance ECL systems.

The E142 can accept serial or parallel data to be shifted out

in one direction as both serial and parallel outputs. The

nine inputs, D0-D8, accept parallel input data, while S-IN

accepts serial input data.

The SEL (Select) control pin serves to determine the

modeofoperation, eitherSHIFTorLOAD. Theshiftdirection

is from bit 0 to bit 8. The input data has to meet the set-up

time before being clocked into the nine input registers on

the rising edge of CLK1 or CLK2. Shifting is also performed

on the rising edge of either CLK1 or CLK2. The MR (Master

Reset) control signal asynchronously resets all nine

registers to a logic LOW when a logic HIGH is applied to

MR.

■ Fully compatible with industry standard 10KH,

100K ECL levels

■ Internal 75KΩ input pulldown resistors

■ Fully compatible with Motorola MC10E/100E142

■ Available in 28-pin PLCC package

BLOCK DIAGRAM

The E142 is designed for applications such as diagnostic

scan registers, parallel-to-serial conversions and is also

suitable for byte-wide parity.

S-IN

D Q

PIN CONFIGURATION

25 24 23 22 21 20 19

CLK

VCC

PLCC

TOP VIEW

J28-1

VEE

S-IN

VCCO

10 11

PIN NAMES

D Q

D0-D8

S-IN

Function

Parallel Data Inputs

Serial Data Input

Mode Select Input

Clock Inputs

SEL

CLK1, CLK2

SEL

Master Reset

CLK1

CLK2

Q0-Q8

VCCO

Data Outputs

VCC to Output

Rev.: C

Amendment: /1

Issue Date: February, 1998

12 3 4

中文翻译

下载PDF

SY100E142JC 替代型号

型号	品牌	替代类型	描述	数据表
MC100E142FNG	ONSEMI	类似代替	5V ECL 9-Bit Shift Register
MC100E142FN	ONSEMI	类似代替	5V ECL 9-Bit Shift Register

与SY100E142JC相关器件

型号	品牌	获取价格	描述	数据表
SY100E142JCTR	MICREL	获取价格	9-BIT SHIFT REGISTER
SY100E142JZ	MICREL	获取价格	9-BIT SHIFT REGISTER
SY100E142JZ	MICROCHIP	获取价格	100E SERIES, 9-BIT RIGHT PARALLEL IN PARALLEL OUT SHIFT REGISTER, TRUE OUTPUT, PQCC28
SY100E142JZTR	MICREL	获取价格	9-BIT SHIFT REGISTER
SY100E143	MICREL	获取价格	9-BIT HOLD REGISTER
SY100E143JC	MICREL	获取价格	9-BIT HOLD REGISTER
SY100E143JCTR	MICREL	获取价格	9-BIT HOLD REGISTER
SY100E143JZ	MICREL	获取价格	9-BIT HOLD REGISTER
SY100E143JZTR	MICREL	获取价格	9-BIT HOLD REGISTER
SY100E150	MICREL	获取价格	6-BIT D LATCH

与SY100E142JC相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

23
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

15
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

45
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

45

产品中心

服务支持

精选活动

关于我们

帮助中心

SY100E142JC

SY100E142JC 技术参数

SY100E142JC 数据手册

SY100E142JC 替代型号

与SY100E142JC相关器件

与SY100E142JC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SY100E142JC

SY100E142JC 技术参数

SY100E142JC 数据手册

SY100E142JC 替代型号

与SY100E142JC相关器件

与SY100E142JC相关文章

您还可以找

您在本页遇到什么问题？