5秒后页面跳转
捷配首页

Datasheet > 信号电路 > 锁相环或频率合成电路> CD74HCT7046AMTE4
CD74HCT7046AMTE4 PDF预览

CD74HCT7046AMTE4

更新时间： 2024-09-16 22:41:03
品牌 Logo 应用领域
德州仪器 - TI 信号电路锁相环或频率合成电路光电二极管
页数 文件大小 规格书
26页 301K
描述
Phase-Locked Loop with VCO and Lock Detector

阅读下载

中文翻译

获取价格

CD74HCT7046AMTE4 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：GREEN, PLASTIC, SOIC-16针数：16
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.28Is Samacsys：N
模拟集成电路 - 其他类型：PHASE LOCKED LOOPJESD-30 代码：R-PDSO-G16
JESD-609代码：e4长度：9.9 mm
湿度敏感等级：1功能数量：1
端子数量：16最高工作温度：125 °C
最低工作温度：-55 °C封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP16,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
峰值回流温度（摄氏度）：260电源：5 V
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：PLL or Frequency Synthesis Circuits最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：MILITARY端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：3.9 mmBase Number Matches：1

CD74HCT7046AMTE4 数据手册

 浏览型号CD74HCT7046AMTE4的Datasheet PDF文件第18页浏览型号CD74HCT7046AMTE4的Datasheet PDF文件第19页浏览型号CD74HCT7046AMTE4的Datasheet PDF文件第20页浏览型号CD74HCT7046AMTE4的Datasheet PDF文件第22页浏览型号CD74HCT7046AMTE4的Datasheet PDF文件第23页浏览型号CD74HCT7046AMTE4的Datasheet PDF文件第24页 
PHASE  
SUBJECT  
COMPARATOR  
DESIGN CONSIDERATIONS  
o
PLL Conditions with  
No Signal at the  
SIG Input  
IN  
PC1  
PC2  
VCO adjusts to f with φDEMOUT = 90 and V  
= 1/2 V  
(see Figure 2)  
CC  
o
VCOIN  
o
VCO adjusts to f  
with φDEMOUT = -360 and V  
= 0V (see Figure 4)  
MIN  
VCOIN  
PLL Frequency  
Capture Range  
PC1 or PC2  
Loop Filter Component Selection  
|F  
|
)
(j  
ω
R3  
-1/  
τ
C2  
INPUT  
OUTPUT  
ω
(B) AMPLITUDE CHARACTERISTIC  
(C) POLE-ZERO DIAGRAM  
1/2  
(A) τ1 = R3 x C2  
A small capture range (2f ) is obtained if τ > 2f ≈ (1/π) (2πf /τ1.)  
c
c
L
FIGURE 48. SIMPLE LOOP FILTER FOR PLL WITHOUT OFFSET  
R3  
|F  
|
)
(j  
ω
R4  
m =  
R4  
C2  
R3 + R4  
INPUT  
OUTPUT  
-1/  
-1/  
3
2
τ
τ
m
1/  
1/  
2
ω
3
τ
τ
(B) AMPLITUDE CHARACTERISTIC  
(C) POLE-ZERO DIAGRAM  
(A) τ2 = R4 x C2;  
τ3 = (R3 + R4) x C2  
FIGURE 49. SIMPLE LOOP FILTER FOR PLL WITH OFFSET  
PLL Locks on  
Harmonics at Center  
Frequency  
PC1  
PC2  
Yes  
No  
Noise Rejection at  
Signal Input  
PC1  
PC2  
PC1  
PC2  
High  
Low  
o
AC Ripple Content  
when PLL is Locked  
f = 2f , large ripple content at φDEMOUT = 90  
r i  
o
f = f , small ripple content at φDEMOUT = 0  
r
i
Lock Detector Circuit  
The lock detector feature is very useful in data synchroniza-  
tion, motor speed control, and demodulation. By adjusting  
the value of the lock detector capacitor so that the lock out-  
put will change slightly before actually losing lock, the  
designer can create an “early warning” indication allowing  
corrective measures to be implemented. The reverse is also  
true, especially with motor speed controls, generators, and  
clutches that must be set up before actual lock occurs or dis-  
connected during loss of lock.  
When using phase comparator 1, the detector will only indi-  
cate a lock condition on the fundamental frequency and not  
on the harmonics, which PC1 will lock on.  
21  
1...18192021222324...26

中文翻译

下载PDF

CD74HCT7046AMTE4 替代型号

型号 品牌 替代类型 描述 数据表
CD74HCT7046AMG4 TI

完全替代

 Phase-Locked Loop with VCO and Lock Detector
CD74HCT7046AM96 TI

完全替代

 Phase-Locked Loop with VCO and Lock Detector
CD74HCT7046AM96E4 TI

完全替代

 Phase-Locked Loop with VCO and Lock Detector

与CD74HCT7046AMTE4相关器件

型号 品牌 获取价格 描述 数据表
CD74HCT7046AMTG4 TI

获取价格

 		Phase-Locked Loop with VCO and Lock Detector
CD74HCT73 TI

获取价格

 		Dual J-K Flip-Flop with Reset Negative-Edge Trigger
CD74HCT73E TI

获取价格

 		Dual J-K Flip-Flop with Reset Negative-Edge Trigger
CD74HCT73EE4 TI

获取价格

 		Dual J-K Flip-Flop with Reset Negative-Edge Trigger
CD74HCT73EN ETC

获取价格

 		Logic IC
CD74HCT73EX RENESAS

获取价格

 		HCT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14
CD74HCT73F ETC

获取价格

 		Logic IC
CD74HCT73H RENESAS

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,HCT-CMOS,DIE
CD74HCT73M ROCHESTER

获取价格

 		HCT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14
CD74HCT73M RENESAS

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,HCT-CMOS,SOP,14PIN,PLASTIC

与CD74HCT7046AMTE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证