Datasheet > 74LV08D

74LV08D

更新时间： 2023-09-03 20:28:56

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
11页	213K
描述
Quad 2-input AND gateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LV08D 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
包装说明：	SOP, SOP14,.25	Reach Compliance Code：	unknown
风险等级：	5.72	Is Samacsys：	N
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e4
负载电容（CL）：	50 pF	逻辑集成电路类型：	AND GATE
最大I（ol）：	0.016 A	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP14,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	电源：	3.3 V
Prop。Delay @ Nom-Sup：	19 ns	认证状态：	Not Qualified
施密特触发器：	NO	子类别：	Gates
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
Base Number Matches：	1

74LV08D 数据手册

74LV08

Quad 2-input AND gate

Rev. 5 — 13 September 2021

Product data sheet

1. General description

The 74LV08 is a quad 2-input AND gate. Inputs include clamp diodes. This enables the use of

current limiting resistors to interface inputs to voltages in excess V_CC

2. Features and benefits

•

Wide supply voltage range from 1.0 to 5.5 V

CMOS low power dissipation

Latch-up performance exceeds 100 mA per JESD 78 Class II Level B

Optimized for low voltage applications: 1.0 V to 3.6 V

Accepts TTL input levels between V_CC= 2.7 V and V_CC= 3.6 V

Typical output ground bounce < 0.8 V at V_CC= 3.3 V and T_amb= 25 °C

Typical HIGH-level output voltage (V_OH) undershoot: > 2 V at V_CC= 3.3 V and T_amb= 25 °C

Complies with JEDEC standards:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8C (2.7 V to 3.6 V)

JESD36 (4.5 V to 5.5 V)

•

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74LV08D

-40 °C to +125 °C

SO14

plastic small outline package; 14 leads;

body width 3.9 mm

SOT108-1

74LV08PW

-40 °C to +125 °C

TSSOP14

plastic thin shrink small outline package; 14 leads;

body width 4.4 mm

SOT402-1

12 3 4 5 6 7...11

中文翻译

下载PDF

与74LV08D相关器件

型号	品牌	获取价格	描述	数据表
74LV08DB	NXP	获取价格	Quad 2-input AND gate
74LV08DB,112	NXP	获取价格	74LV08 - Quad 2-input AND gate SSOP1 14-Pin
74LV08DB,118	NXP	获取价格	74LV08 - Quad 2-input AND gate SSOP1 14-Pin
74LV08DB-T	ETC	获取价格	Quad 2-input AND Gate
74LV08D-Q100	NEXPERIA	获取价格	Quad 2-input AND gate
74LV08D-T	ETC	获取价格	Quad 2-input AND Gate
74LV08N	NXP	获取价格	Quad 2-input AND gate
74LV08N,112	NXP	获取价格	74LV08N
74LV08PW	NEXPERIA	获取价格	Quad 2-input AND gateProduction
74LV08PW	NXP	获取价格	Quad 2-input AND gate