Datasheet > 逻辑 > 栅极> 74LV08PW

74LV08PW

更新时间： 2024-11-20 22:37:03

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

74LV08PW 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	TSSOP
包装说明：	4.40 MM, PLASTIC, MO-153, SOT402-1, TSSOP-14	针数：	14
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.32
系列：	LV/LV-A/LVX/H	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	AND GATE
最大I（ol）：	0.006 A	湿度敏感等级：	1
功能数量：	4	输入次数：	2
端子数量：	14	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP14,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	19 ns	传播延迟（tpd）：	33 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	1.1 mm	子类别：	Gates
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	NICKEL PALLADIUM GOLD	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
Base Number Matches：	1

INTEGRATED CIRCUITS

74LV08

Quad 2-input AND gate

Product specification

1998 Apr 20

Supersedes data of 1997 Feb 03

IC24 Data Handbook

Philips

Semiconductors

12 3 4 5 6 7...10

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
74LV08PWDH	NXP	获取价格	Quad 2-input AND gate
74LV08PW-Q100	NEXPERIA	获取价格	Quad 2-input AND gate
74LV08PW-T	ETC	获取价格	Quad 2-input AND Gate
74LV08-Q100	NEXPERIA	获取价格	Quad 2-input AND gate
74LV10	NXP	获取价格	Triple 3-input NAND gate
74LV107	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74LV107D	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74LV107D	PHILIPS	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDSO14,
74LV107DB	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74LV107DB-T	ETC	获取价格	J-K-Type Flip-Flop