5秒后页面跳转
74LV109DB PDF预览

74LV109DB

更新时间: 2024-11-03 22:37:15
品牌 Logo 应用领域
恩智浦 - NXP 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
12页 128K
描述
Dual JK flip-flop with set and reset; positive-edge trigger

74LV109DB 技术参数

生命周期:Obsolete包装说明:SSOP,
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.84Is Samacsys:N
系列:LV/LV-A/LVX/HJESD-30 代码:R-PDSO-G16
长度:6.2 mm负载电容(CL):50 pF
逻辑集成电路类型:J-KBAR FLIP-FLOP位数:2
功能数量:2端子数量:16
最高工作温度:125 °C最低工作温度:-40 °C
输出极性:COMPLEMENTARY封装主体材料:PLASTIC/EPOXY
封装代码:SSOP封装形状:RECTANGULAR
封装形式:SMALL OUTLINE, SHRINK PITCH传播延迟(tpd):70 ns
认证状态:Not Qualified座面最大高度:2 mm
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):1 V
标称供电电压 (Vsup):3.3 V表面贴装:YES
技术:CMOS温度等级:AUTOMOTIVE
端子形式:GULL WING端子节距:0.65 mm
端子位置:DUAL触发器类型:POSITIVE EDGE
宽度:5.3 mm最小 fmax:77 MHz
Base Number Matches:1

74LV109DB 数据手册

 浏览型号74LV109DB的Datasheet PDF文件第2页浏览型号74LV109DB的Datasheet PDF文件第3页浏览型号74LV109DB的Datasheet PDF文件第4页浏览型号74LV109DB的Datasheet PDF文件第5页浏览型号74LV109DB的Datasheet PDF文件第6页浏览型号74LV109DB的Datasheet PDF文件第7页 
INTEGRATED CIRCUITS  
74LV109  
Dual JK flip-flop with set and reset;  
positive-edge trigger  
Product specification  
1998 Apr 20  
Supersedes data of 1997 Jun 06  
IC24 Data Handbook  
Philips  
Semiconductors  

与74LV109DB相关器件

型号 品牌 获取价格 描述 数据表
74LV109DB-T ETC

获取价格

J-K-Type Flip-Flop
74LV109D-T ETC

获取价格

J-K-Type Flip-Flop
74LV109N NXP

获取价格

Dual JK flip-flop with set and reset; positive-edge trigger
74LV109PW NXP

获取价格

Dual JK flip-flop with set and reset; positive-edge trigger
74LV109PWDH NXP

获取价格

Dual JK flip-flop with set and reset; positive-edge trigger
74LV109PWDH-T NXP

获取价格

暂无描述
74LV109PW-T ETC

获取价格

J-K-Type Flip-Flop
74LV10D NXP

获取价格

Triple 3-input NAND gate
74LV10DB NXP

获取价格

Triple 3-input NAND gate
74LV10DB-T NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, Gate