5秒后页面跳转
捷配首页

Datasheet > 74LV08PW-Q100
74LV08PW-Q100 PDF预览

74LV08PW-Q100

更新时间： 2024-10-01 01:12:31
品牌 Logo 应用领域
安世 - NEXPERIA 光电二极管逻辑集成电路
页数 文件大小 规格书
12页 691K
描述
Quad 2-input AND gate

阅读下载

中文翻译

获取价格

74LV08PW-Q100 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：TSSOP,Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.59
系列：LV/LV-A/LVX/HJESD-30 代码：R-PDSO-G14
JESD-609代码：e4长度：5 mm
逻辑集成电路类型：AND GATE湿度敏感等级：1
功能数量：4输入次数：2
端子数量：14最高工作温度：125 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：NOT SPECIFIED
传播延迟（tpd）：33 ns筛选级别：AEC-Q100
座面最大高度：1.1 mm最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：1 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：AUTOMOTIVE端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：4.4 mmBase Number Matches：1

74LV08PW-Q100 数据手册

 浏览型号74LV08PW-Q100的Datasheet PDF文件第2页浏览型号74LV08PW-Q100的Datasheet PDF文件第3页浏览型号74LV08PW-Q100的Datasheet PDF文件第4页浏览型号74LV08PW-Q100的Datasheet PDF文件第5页浏览型号74LV08PW-Q100的Datasheet PDF文件第6页浏览型号74LV08PW-Q100的Datasheet PDF文件第7页 
74LV08-Q100  
Quad 2-input AND gate  
Rev. 1 — 31 July 2012  
Product data sheet  
1. General description  
The 74LV08-Q100 is a low-voltage Si-gate CMOS device that is pin and function  
compatible with 74HC08-Q100 and 74HCT08-Q100.  
The 74LV08-Q100 provides a quad 2-input AND function.  
This product has been qualified to the Automotive Electronics Council (AEC) standard  
Q100 (Grade 1) and is suitable for use in automotive applications.  
2. Features and benefits  
Automotive product qualification in accordance with AEC-Q100 (Grade 1)  
Specified from 40 C to +85 C and from 40 C to +125 C  
Wide operating voltage: 1.0 V to 5.5 V  
Optimized for low voltage applications: 1.0 V to 3.6 V  
Accepts TTL input levels between VCC = 2.7 V and VCC = 3.6 V  
Typical output ground bounce < 0.8 V at VCC = 3.3 V and Tamb = 25 C  
Typical HIGH-level output voltage (VOH) undershoot: > 2 V at VCC = 3.3 V and  
Tamb = 25 C  
ESD protection:  
MIL-STD-883, method 3015 exceeds 2000 V  
HBM JESD22-A114F exceeds 2000 V  
MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )  
Multiple package options  
3. Ordering information  
Table 1.  
Ordering information  
Type number  
Package  
Temperature range Name  
40 C to +125 C SO14  
Description  
Version  
74LV08D-Q100  
plastic small outline package; 14 leads;  
body width 3.9 mm  
SOT108-1  
74LV08PW-Q100 40 C to +125 C  
TSSOP14 plastic thin shrink small outline package; 14 leads;  
body width 4.4 mm  
SOT402-1  
1234567...12

中文翻译

下载PDF

与74LV08PW-Q100相关器件

型号 品牌 获取价格 描述 数据表
74LV08PW-T ETC

获取价格

 		Quad 2-input AND Gate
74LV08-Q100 NEXPERIA

获取价格

 		Quad 2-input AND gate
74LV10 NXP

获取价格

 		Triple 3-input NAND gate
74LV107 NXP

获取价格

 		Dual JK flip-flop with reset; negative-edge trigger
74LV107D NXP

获取价格

 		Dual JK flip-flop with reset; negative-edge trigger
74LV107D PHILIPS

获取价格

 		J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDSO14,
74LV107DB NXP

获取价格

 		Dual JK flip-flop with reset; negative-edge trigger
74LV107DB-T ETC

获取价格

 		J-K-Type Flip-Flop
74LV107D-T ETC

获取价格

 		J-K-Type Flip-Flop
74LV107N NXP

获取价格

 		Dual JK flip-flop with reset; negative-edge trigger

与74LV08PW-Q100相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证