5秒后页面跳转
74LV107D PDF预览

74LV107D

更新时间: 2024-11-04 20:27:19
品牌 Logo 应用领域
飞利浦 - PHILIPS 光电二极管逻辑集成电路触发器
页数 文件大小 规格书
5页 170K
描述
J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDSO14,

74LV107D 技术参数

是否Rohs认证: 不符合生命周期:Transferred
包装说明:SOP, SOP14,.25Reach Compliance Code:unknown
风险等级:5.83Is Samacsys:N
JESD-30 代码:R-PDSO-G14JESD-609代码:e0
负载电容(CL):50 pF逻辑集成电路类型:J-K FLIP-FLOP
最大频率@ Nom-Sup:20000000 Hz最大I(ol):0.006 A
功能数量:2端子数量:14
最高工作温度:125 °C最低工作温度:-40 °C
封装主体材料:PLASTIC/EPOXY封装代码:SOP
封装等效代码:SOP14,.25封装形状:RECTANGULAR
封装形式:SMALL OUTLINE电源:3.3 V
Prop。Delay @ Nom-Sup:33 ns认证状态:Not Qualified
子类别:FF/Latches标称供电电压 (Vsup):3.3 V
表面贴装:YES技术:CMOS
温度等级:AUTOMOTIVE端子面层:Tin/Lead (Sn/Pb)
端子形式:GULL WING端子节距:1.27 mm
端子位置:DUAL触发器类型:NEGATIVE EDGE
Base Number Matches:1

74LV107D 数据手册

 浏览型号74LV107D的Datasheet PDF文件第2页浏览型号74LV107D的Datasheet PDF文件第3页浏览型号74LV107D的Datasheet PDF文件第4页浏览型号74LV107D的Datasheet PDF文件第5页 
This Material Copyrighted By Its Respective Manufacturer  

与74LV107D相关器件

型号 品牌 获取价格 描述 数据表
74LV107DB NXP

获取价格

Dual JK flip-flop with reset; negative-edge trigger
74LV107DB-T ETC

获取价格

J-K-Type Flip-Flop
74LV107D-T ETC

获取价格

J-K-Type Flip-Flop
74LV107N NXP

获取价格

Dual JK flip-flop with reset; negative-edge trigger
74LV107PW NXP

获取价格

Dual JK flip-flop with reset; negative-edge trigger
74LV107PWDH NXP

获取价格

Dual JK flip-flop with reset; negative-edge trigger
74LV107PWDH-T NXP

获取价格

IC LV/LV-A/LVX/H SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT,
74LV107PW-T ETC

获取价格

J-K-Type Flip-Flop
74LV109 NXP

获取价格

Dual JK flip-flop with set and reset; positive-edge trigger
74LV109D NXP

获取价格

Dual JK flip-flop with set and reset; positive-edge trigger