Source Url Status Check Date: | 2013-06-14 00:00:00 | 是否无铅: | 不含铅 |
是否Rohs认证: | 符合 | 生命周期: | Obsolete |
零件包装代码: | DIP | 包装说明: | DIP, DIP14,.3 |
针数: | 14 | Reach Compliance Code: | unknown |
HTS代码: | 8542.39.00.01 | 风险等级: | 5.56 |
系列: | LV/LV-A/LVX/H | JESD-30 代码: | R-PDIP-T14 |
JESD-609代码: | e4 | 长度: | 19.025 mm |
负载电容(CL): | 50 pF | 逻辑集成电路类型: | AND GATE |
最大I(ol): | 0.006 A | 功能数量: | 4 |
输入次数: | 2 | 端子数量: | 14 |
最高工作温度: | 125 °C | 最低工作温度: | -40 °C |
封装主体材料: | PLASTIC/EPOXY | 封装代码: | DIP |
封装等效代码: | DIP14,.3 | 封装形状: | RECTANGULAR |
封装形式: | IN-LINE | 峰值回流温度(摄氏度): | NOT SPECIFIED |
电源: | 3.3 V | Prop。Delay @ Nom-Sup: | 19 ns |
传播延迟(tpd): | 33 ns | 认证状态: | Not Qualified |
施密特触发器: | NO | 座面最大高度: | 4.2 mm |
子类别: | Gates | 最大供电电压 (Vsup): | 5.5 V |
最小供电电压 (Vsup): | 1 V | 标称供电电压 (Vsup): | 3.3 V |
表面贴装: | NO | 技术: | CMOS |
温度等级: | AUTOMOTIVE | 端子面层: | NICKEL PALLADIUM GOLD |
端子形式: | THROUGH-HOLE | 端子节距: | 2.54 mm |
端子位置: | DUAL | 处于峰值回流温度下的最长时间: | NOT SPECIFIED |
宽度: | 7.62 mm | Base Number Matches: | 1 |
型号 | 品牌 | 替代类型 | 描述 | 数据表 |
74LV08N,112 | NXP |
完全替代 |
74LV08N | |
SN54LV08AJ | TI |
功能相似 |
LV/LV-A/LVX/H SERIES, QUAD 2-INPUT AND GATE, CDIP14, CERAMIC, DIP-14 | |
SN54LV08J | TI |
功能相似 |
LV/LV-A/LVX/H SERIES, QUAD 2-INPUT AND GATE, CDIP14, 0.300 INCH, CERAMIC, DIP-14 |
型号 | 品牌 | 获取价格 | 描述 | 数据表 |
74LV08N,112 | NXP |
获取价格 |
74LV08N | |
74LV08PW | NEXPERIA |
获取价格 |
Quad 2-input AND gateProduction | |
74LV08PW | NXP |
获取价格 |
Quad 2-input AND gate | |
74LV08PWDH | NXP |
获取价格 |
Quad 2-input AND gate | |
74LV08PW-Q100 | NEXPERIA |
获取价格 |
Quad 2-input AND gate | |
74LV08PW-T | ETC |
获取价格 |
Quad 2-input AND Gate | |
74LV08-Q100 | NEXPERIA |
获取价格 |
Quad 2-input AND gate | |
74LV10 | NXP |
获取价格 |
Triple 3-input NAND gate | |
74LV107 | NXP |
获取价格 |
Dual JK flip-flop with reset; negative-edge trigger | |
74LV107D | NXP |
获取价格 |
Dual JK flip-flop with reset; negative-edge trigger |