74HC73N

更新时间： 2024-11-10 22:53:15

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
21页	108K
描述
Dual JK flip-flop with reset; negative-edge trigger

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74HC73N 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否无铅：	不含铅
是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	MO-001	包装说明：	DIP, DIP14,.3
针数：	14	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	7.27	其他特性：	MASTER SLAVE OPERATION
系列：	HC/UH	JESD-30 代码：	R-PDIP-T14
JESD-609代码：	e4	长度：	19.025 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	J-K FLIP-FLOP
最大频率@ Nom-Sup：	20000000 Hz	最大I（ol）：	0.004 A
位数：	2	功能数量：	2
端子数量：	14	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP14,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	2/6 V	传播延迟（tpd）：	240 ns
认证状态：	Not Qualified	座面最大高度：	4.2 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	NEGATIVE EDGE	宽度：	7.62 mm
最小 fmax：	24 MHz	Base Number Matches：	1

74HC73N 数据手册

74HC73

Dual JK ﬂip-ﬂop with reset; negative-edge trigger

Rev. 03 — 12 November 2004

Product data sheet

1. General description

The 74HC73 is a high-speed Si-gate CMOS device and is pin compatible with low-power

Schottky TTL (LSTTL). The 74HC73 is speciﬁed in compliance with JEDEC

standard no. 7A.

The 74HC is a dual negative-edge triggered JK ﬂip-ﬂop featuring individual J, K, clock

(nCP) and reset (nR) inputs; also complementary nQ and nQ outputs.

The J and K inputs must be stable one set-up time prior to the HIGH-to-LOW clock

transition for predictable operation.

The reset (nR) is an asynchronous active LOW input. When LOW, it overrides the clock

and data inputs, forcing the nQ output LOW and the nQ output HIGH.

Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock

rise and fall times.

2. Features

■ Low-power dissipation

■ Complies with JEDEC standard no. 7A

■ ESD protection:

◆ HBM EIA/JESD22-A114-B exceeds 2000 V

◆ MM EIA/JESD22-A115-A exceeds 200 V.

■ Multiple package options

■ Speciﬁed from −40 °C to +80 °C and from −40 °C to +125 °C.

12 3 4 5 6 7...21

中文翻译

下载PDF

74HC73N 替代型号

型号	品牌	替代类型	描述	数据表
CD74HC73E	TI	功能相似	Dual J-K Flip-Flop with Reset Negative-Edge Trigger
CD74HC73EE4	TI	功能相似	Dual J-K Flip-Flop with Reset Negative-Edge Trigger

与74HC73N相关器件

型号	品牌	获取价格	描述	数据表
74HC73PW	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HC73PW	PHILIPS	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDSO14
74HC73PW	NEXPERIA	获取价格	Dual JK flip-flop with reset; negative-edge triggerProduction
74HC73PW-T	NXP	获取价格	IC HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14,
74HC73U	NXP	获取价格	IC HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, UUC, DI
74HC74	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74	NXP	获取价格	Dual D-type flip-flop with set and reset; positive-edge trigger
74HC74	HGSEMI	获取价格	具有清零和预置端的双路负边沿触发式 D 型触发器
74HC7403	NXP	获取价格	4-Bit x 64-word FIFO register; 3-state
74HC7403D	NXP	获取价格	4-Bit x 64-word FIFO register; 3-state

与74HC73N相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC73N

74HC73N 技术参数

74HC73N 数据手册

74HC73N 替代型号

与74HC73N相关器件

与74HC73N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC73N

74HC73N 技术参数

74HC73N 数据手册

74HC73N 替代型号

与74HC73N相关器件

与74HC73N相关文章

您还可以找

您在本页遇到什么问题？