5秒后页面跳转
捷配首页

Datasheet > 74HC74D
74HC74D PDF预览

74HC74D

更新时间： 2024-11-20 11:11:15
品牌 Logo 应用领域
安世 - NEXPERIA 光电二极管逻辑集成电路触发器
页数 文件大小 规格书
19页 294K
描述
Dual D-type flip-flop with set and reset; positive edge-triggerProduction

阅读下载

中文翻译

获取价格

74HC74D 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：SO-14Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：1.52
Is Samacsys：N系列：HC/UH
JESD-30 代码：R-PDSO-G14JESD-609代码：e4
长度：8.65 mm逻辑集成电路类型：D FLIP-FLOP
湿度敏感等级：1位数：1
功能数量：2端子数量：14
最高工作温度：125 °C最低工作温度：-40 °C
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：260
传播延迟（tpd）：265 ns座面最大高度：1.75 mm
最大供电电压 (Vsup)：6 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30触发器类型：POSITIVE EDGE
宽度：3.9 mm最小 fmax：24 MHz
Base Number Matches：1

74HC74D 数据手册

 浏览型号74HC74D的Datasheet PDF文件第2页浏览型号74HC74D的Datasheet PDF文件第3页浏览型号74HC74D的Datasheet PDF文件第4页浏览型号74HC74D的Datasheet PDF文件第5页浏览型号74HC74D的Datasheet PDF文件第6页浏览型号74HC74D的Datasheet PDF文件第7页 
74HC74; 74HCT74  
Dual D-type flip-flop with set and reset; positive edge-trigger  
Rev. 8 — 9 February 2023  
Product data sheet  
1. General description  
The 74HC74 and 74HCT74 are dual positive edge triggered D-type flip-flop. They have individual  
data (nD), clock (nCP), set (nSD) and reset (nRD) inputs, and complementary nQ and nQ outputs.  
Data at the nD-input, that meets the set-up and hold time requirements on the LOW-to-HIGH clock  
transition, is stored in the flip-flop and appears at the nQ output. Schmitt-trigger action in the clock  
input, makes the circuit highly tolerant to slower clock rise and fall times. Inputs include clamp  
diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of  
VCC  
.
2. Features and benefits  
•
•
•
•
Wide supply voltage range from 2.0 to 6.0 V  
CMOS low power dissipation  
High noise immunity  
Input levels:  
•
•
For 74HC74: CMOS level  
For 74HCT74: TTL level  
•
•
•
•
•
Symmetrical output impedance  
High noise immunity  
Balanced propagation delays  
Latch-up performance exceeds 100 mA per JESD 78 Class II Level B  
Complies with JEDEC standards:  
•
•
JESD8C (2.7 V to 3.6 V)  
JESD7A (2.0 V to 6.0 V)  
•
ESD protection:  
•
•
HBM JESD22-A114F exceeds 2000 V  
MM JESD22-A115-A exceeds 200 V  
•
•
Multiple package options  
Specified from -40 °C to +85 °C and from -40 °C to +125 °C  
3. Ordering information  
Table 1. Ordering information  
Type number  
Package  
Temperature range Name  
Description  
Version  
74HC74D  
74HCT74D  
-40 °C to +125 °C  
-40 °C to +125 °C  
-40 °C to +125 °C  
SO14  
plastic small outline package; 14 leads;  
body width 3.9 mm  
SOT108-1  
74HC74PW  
74HCT74PW  
TSSOP14  
plastic thin shrink small outline package; 14 leads;  
body width 4.4 mm  
SOT402-1  
SOT762-1  
74HC74BQ  
74HCT74BQ  
DHVQFN14 plastic dual in-line compatible thermal enhanced  
very thin quad flat package; no leads; 14 terminals;  
body 2.5 × 3 × 0.85 mm  
 
 
 
1234567...19

中文翻译

下载PDF

74HC74D 替代型号

型号 品牌 替代类型 描述 数据表
74HC74D NXP

类似代替

 Dual D-type flip-flop with set and reset; positive-edge trigger
MC74HC74ADR2G ONSEMI

功能相似

 Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
MC74HC74ADG ONSEMI

功能相似

 Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS

与74HC74D相关器件

型号 品牌 获取价格 描述 数据表
74HC74D,652 NXP

获取价格

 		74HC(T)74 - Dual D-type flip-flop with set and reset; positive-edge trigger SOIC 14-Pin
74HC74D,653 NXP

获取价格

 		74HC(T)74 - Dual D-type flip-flop with set and reset; positive-edge trigger SOIC 14-Pin
74HC74D/G,118 NXP

获取价格

 		74HC(T)74 - Dual D-type flip-flop with set and reset; positive-edge trigger SOIC 14-Pin
74HC74D/T3 NXP

获取价格

 		IC HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 3
74HC74DB NXP

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge trigger
74HC74DB118 NXP

获取价格

 		Dual D-type flip-flop with set and reset; positive edge-trigger
74HC74DG ONSEMI

获取价格

 		Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74D-Q100 NEXPERIA

获取价格

 		Dual D-type flip-flop with set and reset; positive edge-trigger
74HC74DR2 ONSEMI

获取价格

 		Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74DR2G ONSEMI

获取价格

 		Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS

与74HC74D相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证