Datasheet > 74AUP2G02GM,125

74AUP2G02GM,125

更新时间： 2024-11-17 15:26:35

品牌	Logo	应用领域
恩智浦 - NXP		栅逻辑集成电路触发器
页数	文件大小	规格书
17页	83K
描述
74AUP2G02 - Low-power dual 2-input NOR gate QFN 8-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP2G02GM,125 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	QFN	包装说明：	VQCCN, LCC8,.06SQ,20
针数：	8	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.56
系列：	AUP/ULP/V	JESD-30 代码：	S-PQCC-N8
JESD-609代码：	e4	长度：	1.6 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	NOR GATE
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	1	输入次数：	2
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VQCCN	封装等效代码：	LCC8,.06SQ,20
封装形状：	SQUARE	封装形式：	CHIP CARRIER, VERY THIN PROFILE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	24.7 ns
传播延迟（tpd）：	24.7 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	0.5 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	1.6 mm	Base Number Matches：	1

74AUP2G02GM,125 数据手册

74AUP2G02

Low-power dual 2-input NOR gate

Rev. 03 — 11 December 2008

Product data sheet

1. General description

The 74AUP2G02 provides a dual 2-input NOR function.

Schmitt-trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing a damaging backﬂow current through the device

when it is powered down.

2. Features

I Wide supply voltage range from 0.8 V to 3.6 V

I High noise immunity

I Complies with JEDEC standards:

N JESD8-12 (0.8 V to 1.3 V)

N JESD8-11 (0.9 V to 1.65 V)

N JESD8-7 (1.2 V to 1.95 V)

N JESD8-5 (1.8 V to 2.7 V)

N JESD8-B (2.7 V to 3.6 V)

I ESD protection:

N HBM JESD22-A114E Class 3A exceeds 5000 V

N MM JESD22-A115-A exceeds 200 V

N CDM JESD22-C101C exceeds 1000 V

I Low static power consumption; I_CC= 0.9 µA (maximum)

I Latch-up performance exceeds 100 mA per JESD78 Class II

I Inputs accept voltages up to 3.6 V

I Low noise overshoot and undershoot < 10 % of V_CC

I I_OFFcircuitry provides partial Power-down mode operation

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...17

中文翻译

下载PDF

与74AUP2G02GM,125相关器件

型号	品牌	获取价格	描述	数据表
74AUP2G02GN	NEXPERIA	获取价格	Low-power dual 2-input NOR gateProduction
74AUP2G02GS	NEXPERIA	获取价格	Low-power dual 2-input NOR gateProduction
74AUP2G02GT	NXP	获取价格	Low-power dual 2-input NOR gate
74AUP2G02GT	NEXPERIA	获取价格	Low-power dual 2-input NOR gateProduction
74AUP2G04	NXP	获取价格	Low-power dual inverter
74AUP2G04	DIODES	获取价格	DUAL INVERTERS
74AUP2G04DW-7	DIODES	获取价格	Inverter, AUP/ULP/V Series, 2-Func, 1-Input, CMOS, PDSO6, 2 X 2 MM, 1.10 MM HEIGHT, 0.65 M
74AUP2G04FW3-7	DIODES	获取价格	DUAL INVERTERS
74AUP2G04FW4-7	DIODES	获取价格	DUAL INVERTERS
74AUP2G04FZ4-7	DIODES	获取价格	DUAL INVERTERS

与74AUP2G02GM,125相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

36

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G02GM,125

74AUP2G02GM,125 技术参数

74AUP2G02GM,125 数据手册

与74AUP2G02GM,125相关器件

与74AUP2G02GM,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G02GM,125

74AUP2G02GM,125 技术参数

74AUP2G02GM,125 数据手册

与74AUP2G02GM,125相关器件

与74AUP2G02GM,125相关文章

您还可以找

您在本页遇到什么问题？