Datasheet > 74AUP2G04GN

74AUP2G04GN

更新时间： 2024-11-18 20:05:51

品牌	Logo	应用领域
恩智浦 - NXP		输入元件光电二极管逻辑集成电路
页数	文件大小	规格书
19页	196K
描述
AUP/ULP/V SERIES, DUAL 1-INPUT INVERT GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-1115, SON-6

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP2G04GN 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SON	包装说明：	SON,
针数：	6	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.6
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-N6
JESD-609代码：	e3	长度：	1 mm
逻辑集成电路类型：	INVERTER	湿度敏感等级：	1
功能数量：	2	输入次数：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	SON	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	20.9 ns	认证状态：	Not Qualified
座面最大高度：	0.35 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	TIN
端子形式：	NO LEAD	端子节距：	0.3 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	0.9 mm	Base Number Matches：	1

74AUP2G04GN 数据手册

74AUP2G04

Low-power dual inverter

Rev. 5 — 5 March 2012

Product data sheet

1. General description

The 74AUP2G04 provides two inverting buffers.

Schmitt trigger action at all inputs makes the circuit tolerant of slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully specified for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing the damaging backflow current through the device

when it is powered down.

2. Features and benefits

 Wide supply voltage range from 0.8 V to 3.6 V

 High noise immunity

 Complies with JEDEC standards:

 JESD8-12 (0.8 V to 1.3 V)

 JESD8-11 (0.9 V to 1.65 V)

 JESD8-7 (1.2 V to 1.95 V)

 JESD8-5 (1.8 V to 2.7 V)

 JESD8-B (2.7 V to 3.6 V)

 ESD protection:

 HBM JESD22-A114F Class 3A exceeds 5000 V

 MM JESD22-A115-A exceeds 200 V

 CDM JESD22-C101E exceeds 1000 V

 Low static power consumption; I_CC= 0.9 A (maximum)

 Latch-up performance exceeds 100 mA per JESD 78 Class II

 Inputs accept voltages up to 3.6 V

 Low noise overshoot and undershoot < 10 % of V_CC

 I_OFFcircuitry provides partial power-down mode operation

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

12 3 4 5 6 7...19

中文翻译

下载PDF

与74AUP2G04GN相关器件

型号	品牌	获取价格	描述	数据表
74AUP2G04GS	NEXPERIA	获取价格	Low-power dual inverterProduction
74AUP2G04GW	NXP	获取价格	Low-power dual inverter
74AUP2G04GW	NEXPERIA	获取价格	Low-power dual inverterProduction
74AUP2G04GW,125	NXP	获取价格	74AUP2G04 - Low-power dual inverter TSSOP 6-Pin
74AUP2G04GW-Q100	NXP	获取价格	INVERT GATE
74AUP2G04GW-Q100	NEXPERIA	获取价格	Low-power dual inverterProduction
74AUP2G04GX	NEXPERIA	获取价格	Low-power dual inverterProduction
74AUP2G06	DIODES	获取价格	DUAL INVERTERS WITH OPEN DRAIN OUTPUTS
74AUP2G06	NXP	获取价格	Low-power dual inverter with open-drain output
74AUP2G0604	NEXPERIA	获取价格	Low-power inverting buffer with open-drain and inverter

与74AUP2G04GN相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

36

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G04GN

74AUP2G04GN 技术参数

74AUP2G04GN 数据手册

与74AUP2G04GN相关器件

与74AUP2G04GN相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G04GN

74AUP2G04GN 技术参数

74AUP2G04GN 数据手册

与74AUP2G04GN相关器件

与74AUP2G04GN相关文章

您还可以找

您在本页遇到什么问题？