Datasheet > 74AUP2G04GW-Q100

74AUP2G04GW-Q100

更新时间： 2024-02-18 22:46:46

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路
页数	文件大小	规格书
14页	135K
描述
INVERT GATE

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP2G04GW-Q100 技术参数

生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP,	针数：	6
Reach Compliance Code：	compliant	风险等级：	1.57
Samacsys Confidence：	2	Samacsys Status：	Released
Samacsys PartID：	1266069	Samacsys Pin Count：	6
Samacsys Part Category：	Integrated Circuit	Samacsys Package Category：	Small Outline Packages
Samacsys Footprint Name：	SOT363	Samacsys Released Date：	2019-11-12 07:41:52
Is Samacsys：	N	系列：	AUP/ULP/V
JESD-30 代码：	R-PDSO-G6	长度：	2 mm
逻辑集成电路类型：	INVERTER	功能数量：	2
输入次数：	1	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	NOT SPECIFIED	传播延迟（tpd）：	20.9 ns
筛选级别：	AEC-Q100	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.1 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	1.25 mm	Base Number Matches：	1

74AUP2G04GW-Q100 数据手册

74AUP2G04-Q100

Low-power dual inverter

Rev. 1 — 24 September 2015

Product data sheet

1. General description

The 74AUP2G04-Q100 provides two inverting buffers.

Schmitt trigger action at all inputs makes the circuit tolerant of slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully specified for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing the damaging backflow current through the device

when it is powered down.

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Wide supply voltage range from 0.8 V to 3.6 V

 High noise immunity

 Complies with JEDEC standards:

 JESD8-12 (0.8 V to 1.3 V)

 JESD8-11 (0.9 V to 1.65 V)

 JESD8-7 (1.2 V to 1.95 V)

 JESD8-5 (1.8 V to 2.7 V)

 JESD8-B (2.7 V to 3.6 V)

 ESD protection:

 MIL-STD-883, method 3015 Class 3A. Exceeds 5000 V

 HBM JESD22-A114F Class 3A. Exceeds 5000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )

 Low static power consumption; I_CC= 0.9 A (maximum)

 Latch-up performance exceeds 100 mA per JESD 78 Class II

 Inputs accept voltages up to 3.6 V

 Low noise overshoot and undershoot < 10 % of V_CC

 I_OFFcircuitry provides partial power-down mode operation

12 3 4 5 6 7...14

中文翻译

下载PDF

与74AUP2G04GW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74AUP2G04GX	NEXPERIA	获取价格	Low-power dual inverterProduction
74AUP2G06	DIODES	获取价格	DUAL INVERTERS WITH OPEN DRAIN OUTPUTS
74AUP2G06	NXP	获取价格	Low-power dual inverter with open-drain output
74AUP2G0604	NEXPERIA	获取价格	Low-power inverting buffer with open-drain and inverter
74AUP2G0604GF	NEXPERIA	获取价格	Low-power inverting buffer with open-drain and inverter
74AUP2G0604GM	NEXPERIA	获取价格	Low-power inverting buffer with open-drain and inverter
74AUP2G0604GM,125	NXP	获取价格	Inverter, AUP/ULP/V Series, 2-Func, 1-Input, CMOS, PDSO6
74AUP2G0604GN	NEXPERIA	获取价格	Low-power inverting buffer with open-drain and inverter
74AUP2G0604GS	NEXPERIA	获取价格	Low-power inverting buffer with open-drain and inverter
74AUP2G0604GW	NEXPERIA	获取价格	Low-power inverting buffer with open-drain and inverter

与74AUP2G04GW-Q100相关文章

74LS298PC手册解读：参数说明、引脚说明、替代型号推荐
2024-07-01

0
L6234手册解读：引脚信息、电气参数
2024-07-01

1
解读BSP135H6327资料：电气参数及替换型号推荐
2024-07-01

1
FDG6302P资料解析：电气参数、产品特性
2024-07-01

3

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G04GW-Q100

74AUP2G04GW-Q100 技术参数

74AUP2G04GW-Q100 数据手册

与74AUP2G04GW-Q100相关器件

与74AUP2G04GW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G04GW-Q100

74AUP2G04GW-Q100 技术参数

74AUP2G04GW-Q100 数据手册

与74AUP2G04GW-Q100相关器件

与74AUP2G04GW-Q100相关文章

您还可以找

您在本页遇到什么问题？