5秒后页面跳转
捷配首页

Datasheet > 74AUP2G0604GM,125
74AUP2G0604GM,125 PDF预览

74AUP2G0604GM,125

更新时间： 2024-11-18 20:53:23
品牌 Logo 应用领域
恩智浦 - NXP 光电二极管逻辑集成电路
页数 文件大小 规格书
20页 226K
描述
Inverter, AUP/ULP/V Series, 2-Func, 1-Input, CMOS, PDSO6

阅读下载

中文翻译

获取价格

74AUP2G0604GM,125 技术参数

生命周期：Active包装说明：VSON,
Reach Compliance Code：unknown风险等级：5.66
系列：AUP/ULP/VJESD-30 代码：R-PDSO-N6
长度：1.45 mm逻辑集成电路类型：INVERTER
功能数量：2输入次数：1
端子数量：6最高工作温度：125 °C
最低工作温度：-40 °C输出特性：OPEN-DRAIN
封装主体材料：PLASTIC/EPOXY封装代码：VSON
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, VERY THIN PROFILE
传播延迟（tpd）：21.3 ns座面最大高度：0.5 mm
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：0.8 V
标称供电电压 (Vsup)：1.1 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子形式：NO LEAD端子节距：0.5 mm
端子位置：DUAL宽度：1 mm
Base Number Matches：1

74AUP2G0604GM,125 数据手册

 浏览型号74AUP2G0604GM,125的Datasheet PDF文件第2页浏览型号74AUP2G0604GM,125的Datasheet PDF文件第3页浏览型号74AUP2G0604GM,125的Datasheet PDF文件第4页浏览型号74AUP2G0604GM,125的Datasheet PDF文件第5页浏览型号74AUP2G0604GM,125的Datasheet PDF文件第6页浏览型号74AUP2G0604GM,125的Datasheet PDF文件第7页 
74AUP2G0604  
Low-power inverting buffer with open-drain and inverter  
Rev. 1 — 23 November 2012  
Product data sheet  
1. General description  
The 74AUP2G0604 is a single inverting buffer with open-drain output and a single  
inverter. It features two input pins (nA), an output pin (2Y) and an open-drain output pin  
(1Y).  
Schmitt trigger action at all inputs makes the circuit tolerant of slower input rise and fall  
times across the entire VCC range from 0.8 V to 3.6 V.  
This device ensures a very low static and dynamic power consumption across the entire  
VCC range from 0.8 V to 3.6 V.  
This device is fully specified for partial power-down applications using IOFF. The IOFF  
circuitry disables the output, preventing the damaging backflow current through the device  
when it is powered down.  
2. Features and benefits  
Wide supply voltage range from 0.8 V to 3.6 V  
High noise immunity  
Complies with JEDEC standards:  
JESD8-12 (0.8 V to 1.3 V)  
JESD8-11 (0.9 V to 1.65 V)  
JESD8-7 (1.2 V to 1.95 V)  
JESD8-5 (1.8 V to 2.7 V)  
JESD8-B (2.7 V to 3.6 V)  
ESD protection:  
HBM JESD22-A114F Class 3A exceeds 5000 V  
MM JESD22-A115-A exceeds 200 V  
CDM JESD22-C101E exceeds 1000 V  
Low static power consumption; ICC = 0.9 A (maximum)  
Latch-up performance exceeds 100 mA per JESD 78 Class II  
Inputs accept voltages up to 3.6 V  
Low noise overshoot and undershoot < 10 % of VCC  
IOFF circuitry provides partial power-down mode operation  
Multiple package options  
Specified from 40 C to +85 C and 40 C to +125 C  
1234567...20

中文翻译

下载PDF

与74AUP2G0604GM,125相关器件

型号 品牌 获取价格 描述 数据表
74AUP2G0604GN NEXPERIA

获取价格

 		Low-power inverting buffer with open-drain and inverter
74AUP2G0604GS NEXPERIA

获取价格

 		Low-power inverting buffer with open-drain and inverter
74AUP2G0604GW NEXPERIA

获取价格

 		Low-power inverting buffer with open-drain and inverter
74AUP2G06DW-7 DIODES

获取价格

 		DUAL INVERTERS WITH OPEN DRAIN OUTPUTS
74AUP2G06FW3-7 DIODES

获取价格

 		DUAL INVERTERS WITH OPEN DRAIN OUTPUTS
74AUP2G06FW4-7 DIODES

获取价格

 		DUAL INVERTERS WITH OPEN DRAIN OUTPUTS
74AUP2G06FZ4-7 DIODES

获取价格

 		DUAL INVERTERS WITH OPEN DRAIN OUTPUTS
74AUP2G06GF NXP

获取价格

 		Low-power dual inverter with open-drain output
74AUP2G06GM NXP

获取价格

 		Low-power dual inverter with open-drain output
74AUP2G06GM NEXPERIA

获取价格

 		Low-power dual inverter with open-drain outputProduction

与74AUP2G0604GM,125相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证