Datasheet > 74AUP2G07GF/S500,132

74AUP2G07GF/S500,132

更新时间： 2023-04-15 00:00:00

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路
页数	文件大小	规格书
19页	201K
描述
Buffer, AUP/ULP/V Series, 2-Func, 1-Input, CMOS, PDSO6

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP2G07GF/S500,132 技术参数

生命周期：	Active	包装说明：	VSON,
Reach Compliance Code：	unknown	风险等级：	5.82
系列：	AUP/ULP/V	JESD-30 代码：	S-PDSO-N6
长度：	1 mm	逻辑集成电路类型：	BUFFER
功能数量：	2	输入次数：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	OPEN-DRAIN
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSON
封装形状：	SQUARE	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
传播延迟（tpd）：	20.7 ns	座面最大高度：	0.5 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.1 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	NO LEAD	端子节距：	0.35 mm
端子位置：	DUAL	宽度：	1 mm

74AUP2G07GF/S500,132 数据手册

浏览型号74AUP2G07GF/S500,132的Datasheet PDF文件第2页

浏览型号74AUP2G07GF/S500,132的Datasheet PDF文件第3页

浏览型号74AUP2G07GF/S500,132的Datasheet PDF文件第4页

浏览型号74AUP2G07GF/S500,132的Datasheet PDF文件第5页

浏览型号74AUP2G07GF/S500,132的Datasheet PDF文件第6页

74AUP2G07

Low-power dual buffer with open-drain output

Rev. 8 — 17 September 2015

Product data sheet

1. General description

The 74AUP2G07 provides two non-inverting buffers with open-drain output. The output of

the device is an open drain and can be connected to other open-drain outputs to

implement active-LOW wired-OR or active-HIGH wired-AND functions.

Schmitt-trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully specified for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backflow current through

the device when it is powered down.

2. Features and benefits

 Wide supply voltage range from 0.8 V to 3.6 V

 High noise immunity

 Complies with JEDEC standards:

 JESD8-12 (0.8 V to 1.3 V)

 JESD8-11 (0.9 V to 1.65 V)

 JESD8-7 (1.2 V to 1.95 V)

 JESD8-5 (1.8 V to 2.7 V)

 JESD8-B (2.7 V to 3.6 V)

 ESD protection:

 HBM JESD22-A114F Class 3A exceeds 5000 V

 MM JESD22-A115-A exceeds 200 V

 CDM JESD22-C101E exceeds 1000 V

 Low static-power consumption; I_CC= 0.9 A (maximum)

 Latch-up performance exceeds 100 mA per JESD 78 Class II

 Inputs accept voltages up to 3.6 V

 Low noise overshoot and undershoot < 10 % of V_CC

 I_OFFcircuitry provides partial power-down mode operation

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

12 3 4 5 6 7...19

中文翻译

下载PDF

与74AUP2G07GF/S500,132相关器件

型号	品牌	获取价格	描述	数据表
74AUP2G07GM	NXP	获取价格	Low-power dual buffer with open-drain output
74AUP2G07GM	NEXPERIA	获取价格	Low-power dual buffer with open-drain outputProduction
74AUP2G07GM,115	NXP	获取价格	74AUP2G07 - Low-power dual buffer with open-drain output SON 6-Pin
74AUP2G07GM,132	NXP	获取价格	74AUP2G07 - Low-power dual buffer with open-drain output SON 6-Pin
74AUP2G07GN	NEXPERIA	获取价格	Low-power dual buffer with open-drain outputProduction
74AUP2G07GN	NXP	获取价格	AUP/ULP/V SERIES, DUAL 1-INPUT NON-INVERT GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-11
74AUP2G07GS	NEXPERIA	获取价格	Low-power dual buffer with open-drain outputProduction
74AUP2G07GW	NXP	获取价格	Low-power dual buffer with open-drain output
74AUP2G07GW	NEXPERIA	获取价格	Low-power dual buffer with open-drain outputProduction
74AUP2G07GX	NEXPERIA	获取价格	Low-power dual buffer with open-drain outputProduction

与74AUP2G07GF/S500,132相关文章

LTM4644/LTM4644-1：创新的四输出同步降压微模块调节器
2024-07-02

2
2N3500：一款多用途NPN硅晶体管的全面解析
2024-07-02

3
最详细资料解析：BA5917AFP参数说明、引脚说明
2024-07-02

5
MAX232IDR数据手册：产品特性、电气参数、替代型号推荐
2024-07-02

3

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G07GF/S500,132

74AUP2G07GF/S500,132 技术参数

74AUP2G07GF/S500,132 数据手册

与74AUP2G07GF/S500,132相关器件

与74AUP2G07GF/S500,132相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G07GF/S500,132

74AUP2G07GF/S500,132 技术参数

74AUP2G07GF/S500,132 数据手册

与74AUP2G07GF/S500,132相关器件

与74AUP2G07GF/S500,132相关文章

您还可以找

您在本页遇到什么问题？