5秒后页面跳转
捷配首页

Datasheet > CY7C109BN-20ZXCT
CY7C109BN-20ZXCT PDF预览

CY7C109BN-20ZXCT

更新时间： 2024-11-05 19:13:23
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 静态存储器光电二极管内存集成电路
页数 文件大小 规格书
9页 447K
描述
Standard SRAM, 128KX8, 20ns, CMOS, PDSO32, 8 X 20 MM, LEAD FREE, TSOP1-32

阅读下载

中文翻译

获取价格

CY7C109BN-20ZXCT 技术参数

生命周期：Obsolete零件包装代码：TSOP1
包装说明：TSOP1,针数：32
Reach Compliance Code：unknownECCN代码：3A991.B.2.B
HTS代码：8542.32.00.41风险等级：5.5
最长访问时间：20 nsJESD-30 代码：R-PDSO-G32
JESD-609代码：e3长度：18.4 mm
内存密度：1048576 bit内存集成电路类型：STANDARD SRAM
内存宽度：8功能数量：1
端子数量：32字数：131072 words
字数代码：128000工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：128KX8封装主体材料：PLASTIC/EPOXY
封装代码：TSOP1封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE并行/串行：PARALLEL
认证状态：Not Qualified座面最大高度：1.2 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：TIN端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
宽度：8 mmBase Number Matches：1

CY7C109BN-20ZXCT 数据手册

 浏览型号CY7C109BN-20ZXCT的Datasheet PDF文件第2页浏览型号CY7C109BN-20ZXCT的Datasheet PDF文件第3页浏览型号CY7C109BN-20ZXCT的Datasheet PDF文件第4页浏览型号CY7C109BN-20ZXCT的Datasheet PDF文件第5页浏览型号CY7C109BN-20ZXCT的Datasheet PDF文件第6页浏览型号CY7C109BN-20ZXCT的Datasheet PDF文件第7页 
CY7C109BN  
CY7C1009BN  
128K x 8 Static RAM  
Features  
Functional Description[1]  
• High speed  
The CY7C109BN/CY7C1009BN is a high-performance  
CMOS static RAM organized as 131,072 words by 8 bits. Easy  
memory expansion is provided by an active LOW Chip Enable  
(CE1), an active HIGH Chip Enable (CE2), an active LOW  
Output Enable (OE), and three-state drivers. Writing to the  
device is accomplished by taking Chip Enable One (CE1) and  
Write Enable (WE) inputs LOW and Chip Enable Two (CE2)  
input HIGH. Data on the eight I/O pins (I/O0 through I/O7) is  
then written into the location specified on the address pins (A0  
through A16).  
— tAA = 12 ns  
• Low active power  
— 495 mW (max. 12 ns)  
• Low CMOS standby power  
— 55 mW (max.) 4 mW  
• 2.0V Data Retention  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
• Easy memory expansion with CE1, CE2, and OE options  
Reading from the device is accomplished by taking Chip  
Enable One (CE1) and Output Enable (OE) LOW while forcing  
Write Enable (WE) and Chip Enable Two (CE2) HIGH. Under  
these conditions, the contents of the memory location  
specified by the address pins will appear on the I/O pins.  
The eight input/output pins (I/O0 through I/O7) are placed in a  
high-impedance state when the device is deselected (CE1  
HIGH or CE2 LOW), the outputs are disabled (OE HIGH), or  
during a write operation (CE1 LOW, CE2 HIGH, and WE LOW).  
The CY7C109BN is available in standard 400-mil-wide SOJ  
and 32-pin TSOP type I packages. The CY7C1009BN is  
available in a 300-mil-wide SOJ package. The CY7C1009BN  
and CY7C109BN are functionally equivalent in all other  
respects.  
Logic Block Diagram  
Pin Configurations  
SOJ  
Top View  
V
NC  
32  
31  
30  
1
CC  
A
16  
A
15  
CE  
2
3
4
A
14  
2
A
12  
29  
28  
WE  
5
A
7
A
6
A
5
A
A
A
13  
8
27  
26  
6
7
9
25  
24  
23  
22  
21  
A
A
8
9
10  
11  
12  
13  
A
4
3
11  
OE  
I/O  
0
A
A
A
10  
2
1
INPUT BUFFER  
CE  
I/O  
I/O  
1
7
6
A
I/O  
0
0
I/O  
I/O  
1
20  
19  
A
0
A
1
I/O  
I/O  
GND  
I/O  
1
5
14  
15  
16  
I/O  
I/O  
2
18  
17  
4
3
2
A
2
A
4
3
A
A
A
A
A
WE  
CE  
A
1
2
32  
31  
OE  
11  
I/O  
I/O  
I/O  
I/O  
3
4
5
512 x 256 x 8  
ARRAY  
A
A
9
8
10  
5
6
3
4
5
6
7
8
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
CE  
I/O  
A
13  
7
A
7
8
I/O  
I/O  
6
5
A
2
15  
I/O  
I/O  
TSOP I  
4
3
V
Top View  
CC  
NC  
A
A
A
A
A
6
A
A
9
GND  
(not to scale)  
I/O  
10  
11  
12  
13  
14  
15  
16  
16  
2
6
7
POWER  
DOWN  
I/O  
1
COLUMN  
DECODER  
14  
12  
CE  
2
WE  
1
I/O  
0
CE  
A
0
7
I/O  
A
1
A
2
5
4
A
3
OE  
Note:  
1. For guidelines on SRAM system design, please refer to the ‘System Design Guidelines’ Cypress application note, available on the internet at www.cypress.com.  
Cypress Semiconductor Corporation  
Document #: 001-06430 Rev. **  
•
198 Champion Court  
•
San Jose, CA 95134-1709  
•
408-943-2600  
Revised February 1, 2006  
[+] Feedback  
1234567...9

中文翻译

下载PDF

与CY7C109BN-20ZXCT相关器件

型号 品牌 获取价格 描述 数据表
CY7C109BNL-15VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109D CYPRESS

获取价格

 		1-Mbit (128K x 8) Static RAM
CY7C109D_11 CYPRESS

获取价格

 		1-Mbit (128 K × 8) Static RAM Low active powe
CY7C109D-10VXI CYPRESS

获取价格

 		1-Mbit (128K x 8) Static RAM
CY7C109D-10VXI INFINEON

获取价格

 		Asynchronous SRAM
CY7C109D-10VXIT INFINEON

获取价格

 		Asynchronous SRAM
CY7C109D-10ZXC CYPRESS

获取价格

 		暂无描述
CY7C109D-10ZXI CYPRESS

获取价格

 		1-Mbit (128K x 8) Static RAM
CY7C109D-10ZXI INFINEON

获取价格

 		Asynchronous SRAM
CY7C109D-10ZXIT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 10ns, CMOS, PDSO32, 8 X 20 MM, LEAD FREE, TSOP1-32

与CY7C109BN-20ZXCT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证