5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C109V33-20VCT
CY7C109V33-20VCT PDF预览

CY7C109V33-20VCT

更新时间： 2024-11-20 13:01:07
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器光电二极管
页数 文件大小 规格书
9页 201K
描述
Standard SRAM, 128KX8, 20ns, CMOS, PDSO32, 0.400 INCH, PLASTIC, SOJ-32

阅读下载

中文翻译

获取价格

CY7C109V33-20VCT 技术参数

生命周期：Obsolete零件包装代码：SOJ
包装说明：0.400 INCH, PLASTIC, SOJ-32针数：32
Reach Compliance Code：unknownECCN代码：3A991.B.2.B
HTS代码：8542.32.00.41风险等级：5.5
Is Samacsys：N最长访问时间：20 ns
JESD-30 代码：R-PDSO-J32长度：20.955 mm
内存密度：1048576 bit内存集成电路类型：STANDARD SRAM
内存宽度：8功能数量：1
端口数量：1端子数量：32
字数：131072 words字数代码：128000
工作模式：ASYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：128KX8
输出特性：3-STATE可输出：YES
封装主体材料：PLASTIC/EPOXY封装代码：SOJ
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
并行/串行：PARALLEL认证状态：Not Qualified
座面最大高度：3.7592 mm最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子形式：J BEND
端子节距：1.27 mm端子位置：DUAL
宽度：10.16 mmBase Number Matches：1

CY7C109V33-20VCT 数据手册

 浏览型号CY7C109V33-20VCT的Datasheet PDF文件第2页浏览型号CY7C109V33-20VCT的Datasheet PDF文件第3页浏览型号CY7C109V33-20VCT的Datasheet PDF文件第4页浏览型号CY7C109V33-20VCT的Datasheet PDF文件第5页浏览型号CY7C109V33-20VCT的Datasheet PDF文件第6页浏览型号CY7C109V33-20VCT的Datasheet PDF文件第7页 
CY7C1009V33  
CY7C109V33  
128K x 8 Static RAM  
memory expansion is provided by an active LOW Chip Enable  
Features  
(CE ), an active HIGH Chip Enable (CE ), an active LOW Out-  
1
2
• High speed  
put Enable (OE), and three-state drivers. Writing to the device  
is accomplished by taking Chip Enable one (CE ) and Write  
1
— t = 15, 20, 25ns  
AA  
Enable (WE) inputs LOW and Chip Enable two (CE ) input  
2
• V = 3.3V ± 10%  
CC  
HIGH. Data on the eight I/O pins (I/O through I/O ) is then  
0
7
• Low active power  
— 432 mW (max.)  
written into the location specified on the address pins (A  
0
through A ).  
16  
Reading from the device is accomplished by taking Chip En-  
able one (CE ) and Output Enable (OE) LOW while forcing  
— 288 mW (L version)  
• Low CMOS standby power  
— 18 mW (max.)  
1
Write Enable (WE) and Chip Enable two (CE ) HIGH. Under  
2
these conditions, the contents of the memory location speci-  
fied by the address pins will appear on the I/O pins.  
— 7.2 mW (L version)  
• 2.0V Data Retention  
The eight input/output pins (I/O through I/O ) are placed in a  
0
7
high-impedance state when the device is deselected (CE  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
1
HIGH or CE LOW), the outputs are disabled (OE HIGH), or  
2
during a write operation (CE LOW, CE HIGH, and WE LOW).  
1
2
• Easy memory expansion with CE , CE , and OE options  
1
2
The CY7C109V33 is available in standard 32-pin,  
400-mil-wide SOJ package. The CY7C1009V33 is available in  
a 32-pin, 300-mil-wide SOJ package. The CY7C1009V33 and  
CY7C109V33 are functionally equivalent in all other respects.  
Functional Description  
The CY7C109V33/CY7C1009V33 is a high-performance  
CMOS static RAM organized as 131,072 words by 8 bits. Easy  
Logic Block Diagram  
Pin Configurations  
SOJ  
Top View  
V
NC  
32  
31  
30  
1
CC  
A
16  
A
14  
A
12  
A
15  
2
3
4
CE  
2
29  
28  
WE  
5
A
A
A
A
7
13  
27  
26  
A
6
6
8
A
5
7
9
25  
24  
23  
22  
21  
A
A
3
8
9
10  
11  
12  
13  
4
A
11  
OE  
I/O  
0
A
A
10  
2
INPUT BUFFER  
A
1
CE  
1
I/O  
7
A
0
I/O  
I/O  
1
2
I/O  
0
I/O  
1
I/O  
2
I/O  
6
20  
19  
A
0
I/O  
5
14  
15  
16  
A
1
I/O  
I/O  
4
18  
17  
A
2
GND  
3
A
4
109V33–2  
32  
3
A
A
A
A
I/O  
I/O  
I/O  
1
2
OE  
11  
3
4
5
512 x 256 x 8  
ARRAY  
A
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
A
5
6
9
8
10  
3
4
5
6
7
8
CE  
A
A
13  
I/O  
7
A
7
8
WE  
CE  
2
I/O  
6
I/O  
5
A
A
15  
I/O  
TSOP I  
4
3
V
I/O  
Top View  
CC  
NC  
9
GND  
(not to scale)  
A
16  
I/O  
2
10  
11  
12  
13  
14  
15  
16  
I/O  
I/O  
6
7
I/O  
1
A
12  
POWER  
DOWN  
14  
COLUMN  
DECODER  
A
I/O  
A
0
0
CE  
2
1
CE  
A
A
6
A
A
7
A
1
WE  
A
2
5
4
A
3
109V33–1  
OE  
109V33–3  
Selection Guide  
7C109V33-12 7C109V33-15 7C109V33-20 7C109V33-25  
7C1009V33-12 7C1009V33-15 7C1009V33-20 7C1009V33-25  
Maximum Access Time (ns)  
Maximum Operating Current (mA)  
Maximum Operating Current (mA) Low Power Version  
Maximum CMOS Standby Current (mA) Standard  
12  
130  
90  
5
15  
120  
80  
5
20  
110  
70  
5
20  
110  
70  
5
Maximum CMOS Standby Current (mA) Low Power Version  
Shaded areas contain preliminary information.  
2
2
2
2
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
September 3, 1999  
1234567...9

中文翻译

下载PDF

与CY7C109V33-20VCT相关器件

型号 品牌 获取价格 描述 数据表
CY7C109V33-20ZC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109V33-25VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109V33L-20VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109V33L-20ZC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109V33L-25VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109V33L-25ZC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C1141V18 CYPRESS

获取价格

 		18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu
CY7C1141V18-300BZC CYPRESS

获取价格

 		18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu
CY7C1141V18-300BZI CYPRESS

获取价格

 		18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu
CY7C1141V18-300BZXC CYPRESS

获取价格

 		18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu

与CY7C109V33-20VCT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证