5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY62138FV30LL-45ZAXI
CY62138FV30LL-45ZAXI PDF预览

CY62138FV30LL-45ZAXI

更新时间： 2024-11-05 03:38:03
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器光电二极管PC
页数 文件大小 规格书
13页 1006K
描述
2-Mbit (256K x 8) Static RAM

阅读下载

中文翻译

获取价格

CY62138FV30LL-45ZAXI 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Active零件包装代码：TSOP
包装说明：TSSOP, TSSOP32,.56,20针数：32
Reach Compliance Code：compliantECCN代码：3A991.B.2.A
HTS代码：8542.32.00.41Factory Lead Time：1 week
风险等级：1.73Samacsys Confidence：4
Samacsys Status：ReleasedSamacsys PartID：471344
Samacsys Pin Count：32Samacsys Part Category：Integrated Circuit
Samacsys Package Category：OtherSamacsys Footprint Name：32-Pin STSOP
Samacsys Released Date：2018-06-18 12:44:22Is Samacsys：N
最长访问时间：45 nsI/O 类型：COMMON
JESD-30 代码：R-PDSO-G32JESD-609代码：e4
长度：11.8 mm内存密度：2097152 bit
内存集成电路类型：STANDARD SRAM内存宽度：8
湿度敏感等级：3功能数量：1
端子数量：32字数：262144 words
字数代码：256000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：256KX8输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP32,.56,20封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH并行/串行：PARALLEL
峰值回流温度（摄氏度）：260电源：2.5/3.3 V
认证状态：Not Qualified座面最大高度：1.2 mm
最大待机电流：0.000004 A最小待机电流：1.5 V
子类别：SRAMs最大压摆率：0.018 mA
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2.2 V
标称供电电压 (Vsup)：3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：8 mm
Base Number Matches：1

CY62138FV30LL-45ZAXI 数据手册

 浏览型号CY62138FV30LL-45ZAXI的Datasheet PDF文件第2页浏览型号CY62138FV30LL-45ZAXI的Datasheet PDF文件第3页浏览型号CY62138FV30LL-45ZAXI的Datasheet PDF文件第4页浏览型号CY62138FV30LL-45ZAXI的Datasheet PDF文件第5页浏览型号CY62138FV30LL-45ZAXI的Datasheet PDF文件第6页浏览型号CY62138FV30LL-45ZAXI的Datasheet PDF文件第7页 
CY62138FV30 MoBL®  
2-Mbit (256K x 8) Static RAM  
Features  
Functional Description [1]  
• Very high speed: 45 ns  
The CY62138FV30 is a high performance CMOS static RAM  
organized as 256K words by 8 bits. This device features  
advanced circuit design to provide ultra low active current.  
This is ideal for providing More Battery Life™ (MoBL®) in  
portable applications such as cellular telephones. The device  
also has an automatic power down feature that significantly  
reduces power consumption. Place the device into standby  
mode reducing power consumption when deselected (CE1  
HIGH or CE2 LOW).  
• Wide voltage range: 2.20V–3.60V  
• Pin compatible with CY62138CV25/30/33  
• Ultra low standby power  
— Typical standby current: 1 µA  
— Maximum standby current: 5 µA  
• Ultra low active power  
— Typical active current: 1.6 mA @ f = 1 MHz  
• Easy memory expansion with CE1, CE2, and OE features  
• Automatic power down when deselected  
• CMOS for optimum speed and power  
To write to the device, take Chip Enable (CE1 LOW and CE2  
HIGH) and Write Enable (WE) inputs LOW. Data on the eight  
IO pins (IO0 through IO7) is then written into the location  
specified on the address pins (A0 through A17).  
To read from the device, take Chip Enable (CE1 LOW and CE2  
HIGH) and Output Enable (OE) LOW while forcing Write  
Enable (WE) HIGH. Under these conditions, the contents of  
the memory location specified by the address pins appear on  
the IO pins.  
• Offered in Pb-free 36-ball VFBGA, 32-pin TSOP II, 32-pin  
SOIC, 32-pin TSOP I and 32-pin STSOP packages  
The eight input and output pins (IO0 through IO7) are placed  
in a high impedance state when the device is deselected (CE1  
HIGH or CE2 LOW), the outputs are disabled (OE HIGH), or  
during a write operation (CE1 LOW and CE2 HIGH and WE  
LOW).  
Logic Block Diagram  
IO  
0
DATA IN DRIVERS  
A
A
A
A
A
A
A
A
A
0
1
2
3
4
5
6
7
8
IO  
1
IO  
2
256K x 8  
ARRAY  
IO  
3
IO  
IO  
IO  
IO  
4
5
6
7
A
A
A
9
10  
11  
CE  
CE  
1
2
POWER  
DOWN  
COLUMN DECODER  
WE  
OE  
Note  
1. For best practice recommendations, refer to the Cypress application note “System Design Guidelines” at http://www.cypress.com.  
Cypress Semiconductor Corporation  
Document #: 001-08029 Rev. *E  
•
198 Champion Court  
•
San Jose, CA 95134-1709  
•
408-943-2600  
Revised March 26, 2007  
[+] Feedback  
1234567...13

中文翻译

下载PDF

CY62138FV30LL-45ZAXI 替代型号

型号 品牌 替代类型 描述 数据表
CY62138FV30LL-45ZAXAT CYPRESS

完全替代

 暂无描述
CY62138FV30LL-45ZAXIT CYPRESS

完全替代

 Standard SRAM, 256KX8, 45ns, CMOS, PDSO32, 8 X 13.40 MM, 1.20 MM HEIGHT, LEAD FREE, STSOP-
CY62138FV30LL-45ZAXA CYPRESS

完全替代

 2-Mbit (256K x 8) Static RAM

与CY62138FV30LL-45ZAXI相关器件

型号 品牌 获取价格 描述 数据表
CY62138FV30LL-45ZAXIT CYPRESS

获取价格

 		Standard SRAM, 256KX8, 45ns, CMOS, PDSO32, 8 X 13.40 MM, 1.20 MM HEIGHT, LEAD FREE, STSOP-
CY62138FV30LL-45ZAXIT INFINEON

获取价格

 		Asynchronous SRAM
CY62138FV30LL-45ZSXI CYPRESS

获取价格

 		2-Mbit (256K x 8) Static RAM
CY62138FV30LL-45ZXI CYPRESS

获取价格

 		2-Mbit (256K x 8) Static RAM
CY62138FV30LL-45ZXI INFINEON

获取价格

 		Asynchronous SRAM
CY62138FV30LL-45ZXIT CYPRESS

获取价格

 		Standard SRAM, 256KX8, 45ns, CMOS, PDSO32, 8 X 20 MM, 1 MM HEIGHT, LEAD FREE, TSOP1-32
CY62138FV30LL-45ZXIT INFINEON

获取价格

 		Asynchronous SRAM
CY62138V CYPRESS

获取价格

 		256K x 8 Static RAM
CY62138V_06 CYPRESS

获取价格

 		2-Mbit (256K x 8) Static RAM
CY62138VL-70BAI CYPRESS

获取价格

 		Standard SRAM, 256KX8, 70ns, CMOS, PBGA36

与CY62138FV30LL-45ZAXI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证