5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> CDCM7005RGZRG4
CDCM7005RGZRG4 PDF预览

CDCM7005RGZRG4

更新时间： 2024-09-14 12:27:35
品牌 Logo 应用领域
德州仪器 - TI 时钟驱动器逻辑集成电路输出元件
页数 文件大小 规格书
45页 1310K
描述
3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER

阅读下载

中文翻译

获取价格

CDCM7005RGZRG4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：QFN
包装说明：HVQCCN,针数：48
Reach Compliance Code：compliantHTS代码：8542.39.00.01
Factory Lead Time：16 weeks风险等级：5.35
Is Samacsys：N其他特性：USER DEFINABLE FIVE DIFFERENTIAL LVPECL OUTPUT; DIFFERENTIAL VCO IN CLOCK
系列：7005输入调节：SCHMITT TRIGGER MUX
JESD-30 代码：S-PQCC-N48JESD-609代码：e4
长度：7 mm负载电容（CL）：10 pF
逻辑集成电路类型：PLL BASED CLOCK DRIVER最大I（ol）：0.008 A
湿度敏感等级：3功能数量：1
反相输出次数：端子数量：48
实输出次数：5最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：HVQCCN
封装形状：SQUARE封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
包装方法：TR峰值回流温度（摄氏度）：260
最大电源电流（ICC）：260 mA传播延迟（tpd）：3 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：2.4 ns
座面最大高度：1 mm最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：NO LEAD
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：7 mm
最小 fmax：1500 MHzBase Number Matches：1

CDCM7005RGZRG4 数据手册

 浏览型号CDCM7005RGZRG4的Datasheet PDF文件第2页浏览型号CDCM7005RGZRG4的Datasheet PDF文件第3页浏览型号CDCM7005RGZRG4的Datasheet PDF文件第4页浏览型号CDCM7005RGZRG4的Datasheet PDF文件第5页浏览型号CDCM7005RGZRG4的Datasheet PDF文件第6页浏览型号CDCM7005RGZRG4的Datasheet PDF文件第7页 
CDCM7005  
www.ti.com  
SCAS793E –JUNE 2005–REVISED FEBRUARY 2013  
3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER  
Check for Samples: CDCM7005  
1
FEATURES  
PIN ASSIGNMENTS (TOP VIEW)  
•
High Performance LVPECL and LVCMOS PLL  
Clock Synchronizer  
1
2
3
4
5
6
7
8
•
Two Reference Clock Inputs (Primary and  
Secondary Clock) for Redundancy Support  
With Manual or Automatic Selection  
CTRL_  
DATA  
A
B
C
D
E
F
PRI_REF REF_SEL VCC_CP CP_OUT CTRL_LE CTRL_CLK  
PLL_LOCK  
SEC_REF  
VBB  
GND  
GND  
GND  
GND  
GND  
VCC  
Y1A  
GND  
AVCC  
GND  
VCC  
GND  
VCC  
Y1B  
GND  
AVCC  
GND  
VCC  
GND  
VCC  
Y2A  
GND  
AVCC  
GND  
VCC  
GND  
VCC  
Y2B  
GND  
AVCC  
GND  
VCC  
GND  
VCC  
Y3A  
GND  
AVCC  
VCC  
VCC  
VCC  
VCC  
Y3B  
GND  
•
•
Accepts LVCMOS Input Frequencies Up to 200  
MHz  
STATUS_  
REF or  
PRI_SEC_  
CLK  
VCXO_IN Clock is Synchronized to One of the  
Two Reference Clocks  
STATUS_  
VCXO  
or  
VCXO_IN  
VCXO_IN  
Y0A  
•
•
VCXO_IN Frequencies Up to 2.2 GHz (LVPECL)  
I_REF_CP  
Outputs Can Be a Combination of LVPECL and  
LVCMOS (Up to Five Differential LVPECL  
Outputs or Up to 10 LVCMOS Outputs)  
VCC  
Y4B  
Y4A  
•
•
Output Frequency is Selectable by x1, /2, /3, /4,  
/6, /8, /16 on Each Output Individually  
Y0B  
G
H
Efficient Jitter Cleaning From Low PLL Loop  
Bandwidth  
RESET  
or  
HOLD  
PD  
•
•
Low Phase Noise PLL Core  
P0022-01  
Programmable Phase Offset (PRI_REF and  
SEC_REF to Outputs)  
•
•
•
Wide Charge Pump Current Range From  
200 μA to 3 mA  
Dedicated Charge Pump Supply (VCC_CP) for  
Wide Tuning Voltage Range VCOs  
36 35 34 33 32 31 30 29 28 27 26 25  
37  
GND  
SEC_REF  
AVCC  
AVCC  
VBB  
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
14  
13  
STATUS_REF or  
PRI_SEC_CLK  
38  
39  
40  
41  
42  
43  
44  
45  
46  
47  
48  
Presets Charge Pump to VCC_CP/2 for Fast  
Center-Frequency Setting of VC(X)O  
STATUS_VCXO or  
I_REF_CP  
VCC  
VCC  
VCC  
VCC  
Y4B  
Y4A  
VCC  
•
•
Analog and Digital PLL Lock Indication  
VCC  
Thermal Pad  
must be  
soldered to GND  
VCXO_IN  
VCXO_IN  
VCC  
Provides VBB Bias Voltage Output for Single-  
Ended Input Signals (VCXO_IN)  
•
•
Frequency Hold-Over Mode Improves Fail-Safe  
Operation  
VCC  
Y0A  
RESET or  
HOLD  
Y0B  
Power-Up Control Forces LVPECL Outputs to  
3-State at VCC < 1.5 V  
VCC  
VCC  
1
2
3
4
5
6
7
8
9
10 11 12  
•
•
•
SPI Controllable Device Setting  
3.3-V Power Supply  
P0023-01  
Packaged in 64-Pin BGA (0,8 mm Pitch – ZVA)  
or 48-Pin QFN (RGZ)  
•
Industrial Temperature Range –40°C to 85°C  
1
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of the Texas  
Instruments standard warranty. Production processing does not  
necessarily include testing of all parameters.  
Copyright © 2005–2013, Texas Instruments Incorporated  
 
1234567...45

中文翻译

下载PDF

CDCM7005RGZRG4 替代型号

型号 品牌 替代类型 描述 数据表
CDCM7005RGZT TI

完全替代

 3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER
CDCM7005RGZR TI

类似代替

 3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER

与CDCM7005RGZRG4相关器件

型号 品牌 获取价格 描述 数据表
CDCM7005RGZT TI

获取价格

 		3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER
CDCM7005RGZTG4 TI

获取价格

 		3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER
CDCM7005-SP TI

获取价格

 		3.3-V HIGH PERFORMANCE RAD-TOLERANT CLASS V, CLOCK SYNCHRONIZER AND JITTER CLEANER
CDCM7005ZVA TI

获取价格

 		3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER
CDCM7005ZVAR TI

获取价格

 		3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER
CDCM7005ZVAT TI

获取价格

 		3.3-V HIGH PERFORMANCE CLOCK SYNCHRONIZER AND JITTER CLEANER
CDCM9102 TI

获取价格

 		Low-Noise Two-Channel 100-MHz Clock Generator
CDCM9102_1209 TI

获取价格

 		Low-Noise Two-Channel 100-MHz Clock Generator
CDCM9102RHBR TI

获取价格

 		Low-Noise Two-Channel 100-MHz Clock Generator
CDCM9102RHBT TI

获取价格

 		Low-Noise Two-Channel 100-MHz Clock Generator

与CDCM7005RGZRG4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证