Datasheet > SI53102-A3-GMR

SI53102-A3-GMR

更新时间： 2024-09-16 19:42:51

品牌	Logo	应用领域
芯科 - SILICON		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
15页	378K
描述
Low Skew Clock Driver, 53102 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, TDFN-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SI53102-A3-GMR 技术参数

是否Rohs认证：	符合	生命周期：	Active
零件包装代码：	DFN	包装说明：	TDFN-8
针数：	8	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	1.21
其他特性：	ALSO OPERATES AT 3.3 V SUPPLY	系列：	53102
输入调节：	DIFFERENTIAL	JESD-30 代码：	R-PDSO-N8
长度：	1.6 mm	逻辑集成电路类型：	LOW SKEW CLOCK DRIVER
功能数量：	1	反相输出次数：
端子数量：	8	实输出次数：	4
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	HVSON
封装等效代码：	SOLCC8,.06,16	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, HEAT SINK/SLUG, VERY THIN PROFILE	电源：	2.5/3.3 V
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.1 ns
座面最大高度：	0.8 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	2.75 V	最小供电电压 (Vsup)：	2.25 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子形式：	NO LEAD
端子节距：	0.4 mm	端子位置：	DUAL
宽度：	1.4 mm	Base Number Matches：	1

SI53102-A3-GMR 数据手册

Si53102-A1/A2/A3 Data Sheet

PCI-Express Gen 1, Gen 2, Gen 3, and Gen 4 1:2 Fan-out Clock

Buffer

KEY FEATURES

• PCI-Express Gen 1, Gen 2, Gen 3, and

Gen 4 common clock compliant

Si53102-A1/A2/A3 is a family of high-performance 1:2 PCIe fan output buffers. This low-

additive-jitter clock buffer family is compliant to PCIe Gen 1, Gen 2, Gen 3, and Gen 4

specifications. The ultra-small footprint (1.4x1.6 mm) and industry-leading low power

consumption make the Si53102-A1/A2/A3 the ideal clock solution for consumer and em-

bedded applications. Measuring PCIe clock jitter is quick and easy with the Silicon Labs

PCIe Clock Jitter Tool. Download it for free at www.silabs.com/pcie-learningcenter.

• Two low-power PCIe clock outputs

• Supports Serial-ATA (SATA) at 100 MHz

• No termination resistors required for

differential clocks

• 2.5 V or 3.3 V Power supply

• Spread Spectrum Tolerant

Applications

• Network Attached Storage

• Multi-function Printer

• Wireless Access Point

• Server/Storage

• Extended Temperature Range

• –40 to 85 °C

• Small package 8-pin TDFN (1.4 x 1.6 mm)

• For PCIe Gen 1: Si53102-A1

• For PCIe Gen 2: Si53102-A2

• For PCIe Gen 3/4: Si53102-A3

VDD

DIFF1

DIFF2

DIFFIN

VSS

silabs.com | Building a more connected world.

Rev. 1.4

12 3 4 5 6 7...15

中文翻译

下载PDF

与SI53102-A3-GMR相关器件

型号	品牌	获取价格	描述	数据表
SI53106-A01AGM	SILICON	获取价格	PLL Based Clock Driver, 53106 Series, 12 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI5310-BM	SILICON	获取价格	PRECISION CLOCK MULTIPLIER/REGENERATOR IC
SI5310-GM	SILICON	获取价格	PRECISION CLOCK MULTIPLIER/REGENERATOR IC
SI5310-GMR	SILICON	获取价格	Clock Recovery Circuit, 1-Func, 4 X 4 MM, ROHS COMPLIANT, MLP-20
SI5311	ETC	获取价格	PRECISION HIGH SPEED CLOCK MULTIPLIER/REGENERATOR IC
SI53112-A00AGM	SILICON	获取价格	PLL Based Clock Driver, 53112 Series, 24 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI53112-A00AGMR	SILICON	获取价格	PLL Based Clock Driver, 53112 Series, 24 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI53115-A01AGM	SILICON	获取价格	PLL Based Clock Driver, 53115 Series, 30 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI53115-A01AGMR	SILICON	获取价格	PLL Based Clock Driver, 53115 Series, 30 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI53119-A03A	SILICON	获取价格	PLL or bypass mode

与SI53102-A3-GMR相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

9
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

7
SL74HC10N：高性能三输入与非门解析
2024-09-03

90
AIC1781A 电池充电控制器深度解析
2024-09-03

80

产品中心

服务支持

精选活动

关于我们

帮助中心

SI53102-A3-GMR

SI53102-A3-GMR 技术参数

SI53102-A3-GMR 数据手册

与SI53102-A3-GMR相关器件

与SI53102-A3-GMR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SI53102-A3-GMR

SI53102-A3-GMR 技术参数

SI53102-A3-GMR 数据手册

与SI53102-A3-GMR相关器件

与SI53102-A3-GMR相关文章

您还可以找

您在本页遇到什么问题？