Datasheet > SI53106-A01AGM

SI53106-A01AGM

更新时间： 2024-09-16 15:51:11

品牌	Logo	应用领域
芯科 - SILICON		驱动逻辑集成电路
页数	文件大小	规格书
34页	1398K
描述
PLL Based Clock Driver, 53106 Series, 12 True Output(s), 0 Inverted Output(s), LEAD FREE, MO-220, QFN-40

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SI53106-A01AGM 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	HVQCCN,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.71
系列：	53106	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	S-XQCC-N40	长度：	5 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	功能数量：	1
反相输出次数：		端子数量：	40
实输出次数：	12	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
传播延迟（tpd）：	4.5 ns	Same Edge Skew-Max（tskwd）：	0.05 ns
座面最大高度：	0.95 mm	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子形式：	NO LEAD	端子节距：	0.4 mm
端子位置：	QUAD	宽度：	5 mm
Base Number Matches：	1

SI53106-A01AGM 数据手册

Si53106

IX-OUTPUT PCI

BUFFER/ZERO

ELAY

UFFER

Features

 Six 0.7 V low-power, push-pull,  Low phase jitter (Intel QPI, PCIe

HCSL-compatible PCIe Gen 3 Gen 1/2/3/4 common clock

outputs

compliant

 Individual OE HW pins for each  Gen 3 SRNS Compliant

output clock

 PLL or bypass mode

 100 MHz /133 MHz PLL

operation, supports PCIe and

QPI

 Spread spectrum tolerable

 1.05 to 3.3 V I/O supply voltage

 50 ps output-to-output skew

 PLL bandwidth SW SMBUS

programming overrides the latch

value from HW pin

 Industrial Temperature:

–40 to 85 °C

Ordering Information:

 40-pin QFN

See page 29.

 SMBus address configurable to

allow multiple buffers in a single

control network 3.3 V supply

voltage operation

 For higher output devices or

variations of this device, contact

Silicon Labs

Patents pending

Applications

 Server

 Datacenter

 Storage

 Enterprise Switches and Routers

Description

The Si53106 is a low-power, 6-output, differential clock buffer that meets

all of the performance requirements of the Intel DB1200ZL specification.

The device is optimized for distributing reference clocks for Intel

QuickPath Interconnect (Intel QPI), PCIe Gen 1/Gen 2/Gen 3/Gen 4,

SAS, SATA, and Intel Scalable Memory Interconnect (Intel SMI)

applications. The VCO of the device is optimized to support 100 MHz and

133 MHz operation. Each differential output has a dedicated hardware

output enable pin for maximum flexibility and power savings. Measuring

PCIe clock jitter is quick and easy with the Silicon Labs PCIe Clock Jitter

Tool. Download it for free at www.silabs.com/pcie-learningcenter.

Rev. 1.2 12/15

Si53106

12 3 4 5 6 7...34

中文翻译

下载PDF

与SI53106-A01AGM相关器件

型号	品牌	获取价格	描述	数据表
SI5310-BM	SILICON	获取价格	PRECISION CLOCK MULTIPLIER/REGENERATOR IC
SI5310-GM	SILICON	获取价格	PRECISION CLOCK MULTIPLIER/REGENERATOR IC
SI5310-GMR	SILICON	获取价格	Clock Recovery Circuit, 1-Func, 4 X 4 MM, ROHS COMPLIANT, MLP-20
SI5311	ETC	获取价格	PRECISION HIGH SPEED CLOCK MULTIPLIER/REGENERATOR IC
SI53112-A00AGM	SILICON	获取价格	PLL Based Clock Driver, 53112 Series, 24 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI53112-A00AGMR	SILICON	获取价格	PLL Based Clock Driver, 53112 Series, 24 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI53115-A01AGM	SILICON	获取价格	PLL Based Clock Driver, 53115 Series, 30 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI53115-A01AGMR	SILICON	获取价格	PLL Based Clock Driver, 53115 Series, 30 True Output(s), 0 Inverted Output(s), LEAD FREE,
SI53119-A03A	SILICON	获取价格	PLL or bypass mode
SI53119-A03AGM	SILICON	获取价格	PLL Based Clock Driver, 53119 Series, 38 True Output(s), 0 Inverted Output(s), QFN-72

与SI53106-A01AGM相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

9
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

8
SL74HC10N：高性能三输入与非门解析
2024-09-03

90
AIC1781A 电池充电控制器深度解析
2024-09-03

80

产品中心

服务支持

精选活动

关于我们

帮助中心

SI53106-A01AGM

SI53106-A01AGM 技术参数

SI53106-A01AGM 数据手册

与SI53106-A01AGM相关器件

与SI53106-A01AGM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SI53106-A01AGM

SI53106-A01AGM 技术参数

SI53106-A01AGM 数据手册

与SI53106-A01AGM相关器件

与SI53106-A01AGM相关文章

您还可以找

您在本页遇到什么问题？