5秒后页面跳转
捷配首页

Datasheet > NLV14013BDR2G
NLV14013BDR2G PDF预览

NLV14013BDR2G

更新时间： 2024-11-06 01:16:51
品牌 Logo 应用领域
安森美 - ONSEMI 光电二极管逻辑集成电路触发器
页数 文件大小 规格书
8页 129K
描述
Dual Type D Flip-Flop

阅读下载

中文翻译

获取价格

NLV14013BDR2G 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：SOIC
包装说明：HALOGEN FREE AND ROHS COMPLIANT, PLASTIC, SOIC-14针数：14
Reach Compliance Code：compliantHTS代码：8542.39.00.01
Factory Lead Time：1 week风险等级：1.63
系列：4000/14000/40000JESD-30 代码：R-PDSO-G14
JESD-609代码：e3长度：8.65 mm
负载电容（CL）：50 pF逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：2000000 Hz湿度敏感等级：1
位数：1功能数量：2
端子数量：14最高工作温度：125 °C
最低工作温度：-55 °C输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE包装方法：TAPE AND REEL
电源：5/15 VProp。Delay @ Nom-Sup：350 ns
传播延迟（tpd）：350 ns认证状态：Not Qualified
筛选级别：AEC-Q100座面最大高度：1.75 mm
子类别：FF/Latches最大供电电压 (Vsup)：18 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：MILITARY端子面层：Tin (Sn)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL触发器类型：POSITIVE EDGE
宽度：3.9 mmBase Number Matches：1

NLV14013BDR2G 数据手册

 浏览型号NLV14013BDR2G的Datasheet PDF文件第2页浏览型号NLV14013BDR2G的Datasheet PDF文件第3页浏览型号NLV14013BDR2G的Datasheet PDF文件第4页浏览型号NLV14013BDR2G的Datasheet PDF文件第5页浏览型号NLV14013BDR2G的Datasheet PDF文件第6页浏览型号NLV14013BDR2G的Datasheet PDF文件第7页 
MC14013B  
Dual Type D Flip-Flop  
The MC14013B dual type D flip−flop is constructed with MOS  
P−channel and N−channel enhancement mode devices in a single  
monolithic structure. Each flip−flop has independent Data, (D), Direct  
Set, (S), Direct Reset, (R), and Clock (C) inputs and complementary  
outputs (Q and Q). These devices may be used as shift register  
elements or as type T flip−flops for counter and toggle applications.  
http://onsemi.com  
Features  
• Static Operation  
• Diode Protection on All Inputs  
• Supply Voltage Range = 3.0 Vdc to 18 Vdc  
• Logic Edge−Clocked Flip−Flop Design  
SOIC−14  
D SUFFIX  
CASE 751A  
SOEIAJ−14  
F SUFFIX  
CASE 965  
TSSOP−14  
DT SUFFIX  
CASE 948G  
• Logic State is Retained Indefinitely with Clock Level either High or  
Low; Information is Transferred to the Output only on the  
Positive−going Edge of the Clock Pulse  
PIN ASSIGNMENT  
Q
1
2
3
4
5
6
7
14  
13  
12  
11  
10  
9
V
DD  
A
A
A
A
• Capable of Driving Two Low−power TTL Loads or One Low−power  
Schottky TTL Load Over the Rated Temperature Range  
• Pin−for−Pin Replacement for CD4013B  
• NLV Prefix for Automotive and Other Applications Requiring  
Unique Site and Control Change Requirements; AEC−Q100  
Qualified and PPAP Capable  
Q
C
R
D
S
Q
Q
B
B
B
C
R
D
S
A
A
B
B
V
8
• These Devices are Pb−Free, Halogen Free and are RoHS Compliant  
SS  
B
MAXIMUM RATINGS (Voltages Referenced to V  
)
SS  
MARKING DIAGRAMS  
Symbol  
Parameter  
Value  
−0.5 to +18.0  
Unit  
V
14  
14  
1
V
DD  
DC Supply Voltage Range  
14013BG  
AWLYWW  
MC14013B  
ALYWG  
V , V  
in out  
Input or Output Voltage Range  
(DC or Transient)  
−0.5 to V + 0.5  
V
DD  
I , I  
in out  
Input or Output Current  
(DC or Transient) per Pin  
10  
mA  
1
SOIC−14  
SOEIAJ−14  
P
D
Power Dissipation, per Package  
(Note 1)  
500  
mW  
14  
T
Ambient Temperature Range  
Storage Temperature Range  
−55 to +125  
−65 to +150  
260  
°C  
°C  
°C  
A
14  
013B  
ALYW G  
G
T
stg  
T
Lead Temperature  
(8−Second Soldering)  
L
1
Stresses exceeding those listed in the Maximum Ratings table may damage the  
device. If any of these limits are exceeded, device functionality should not be  
assumed, damage may occur and reliability may be affected.  
TSSOP−14  
1. Temperature Derating: “D/DW” Packages: –7.0 mW/_C From 65_C To 125_C  
This device contains protection circuitry to guard against damage due to high  
static voltages or electric fields. However, precautions must be taken to avoid  
applications of any voltage higher than maximum rated voltages to this  
A
WL, L  
YY, Y  
= Assembly Location  
= Wafer Lot  
= Year  
WW, W = Work Week  
G or G  
= Pb−Free Package  
high−impedance circuit. For proper operation, V and V should be constrained  
in  
out  
to the range V ≤ (V or V ) ≤ V .  
SS  
in  
out  
DD  
(Note: Microdot may be in either location)  
Unused inputs must always be tied to an appropriate logic voltage level  
(e.g., either V or V ). Unused outputs must be left open.  
SS  
DD  
ORDERING INFORMATION  
See detailed ordering and shipping information in the package  
dimensions section on page 2 of this data sheet.  
© Semiconductor Components Industries, LLC, 2014  
1
Publication Order Number:  
July, 2014 − Rev. 10  
MC14013B/D  
 
12345678

中文翻译

下载PDF

NLV14013BDR2G 替代型号

型号 品牌 替代类型 描述 数据表
NLV14013BDG ONSEMI

完全替代

 Dual Type D Flip-Flop

与NLV14013BDR2G相关器件

型号 品牌 获取价格 描述 数据表
NLV14013BDTR2G ROCHESTER

获取价格

 		4000/14000/40000 SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, P
NLV14013BDTR2G ONSEMI

获取价格

 		Dual Type D Flip-Flop
NLV14014BDR2G ONSEMI

获取价格

 		8-Bit Static Shift Register
NLV14015BDR2G ONSEMI

获取价格

 		双 4 位静态移位寄存器
NLV14016BDR2G ONSEMI

获取价格

 		四路模拟开关/四路多路复用器
NLV14017BDG ONSEMI

获取价格

 		Decade Counter
NLV14017BDR2G ONSEMI

获取价格

 		Decade Counter
NLV14018BDG ONSEMI

获取价格

 		预设 N 分频计数器
NLV14020BDR2G ONSEMI

获取价格

 		14 位二进制计数器
NLV14021BDR2G ONSEMI

获取价格

 		8-Bit Static Shift Register

与NLV14013BDR2G相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证