5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> ICS8624BY
ICS8624BY PDF预览

ICS8624BY

更新时间： 2024-09-17 13:02:31
品牌 Logo 应用领域
艾迪悌 - IDT /
页数 文件大小 规格书
16页 177K
描述
PLL Based Clock Driver, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, MS-026, LQFP-32

阅读下载

中文翻译

获取价格

ICS8624BY 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Transferred零件包装代码：QFP
包装说明：LQFP, QFP32,.35SQ,32针数：32
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.35输入调节：DIFFERENTIAL MUX
JESD-30 代码：S-PQFP-G32JESD-609代码：e0
长度：7 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
功能数量：1反相输出次数：
端子数量：32实输出次数：5
最高工作温度：70 °C最低工作温度：
封装主体材料：PLASTIC/EPOXY封装代码：LQFP
封装等效代码：QFP32,.35SQ,32封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：1.8,3.3 VProp。Delay @ Nom-Sup：4.4 ns
传播延迟（tpd）：4.4 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.025 ns座面最大高度：1.6 mm
子类别：Clock Drivers最大供电电压 (Vsup)：3.465 V
最小供电电压 (Vsup)：3.135 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.8 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：7 mm
最小 fmax：31.25 MHzBase Number Matches：1

ICS8624BY 数据手册

 浏览型号ICS8624BY的Datasheet PDF文件第2页浏览型号ICS8624BY的Datasheet PDF文件第3页浏览型号ICS8624BY的Datasheet PDF文件第4页浏览型号ICS8624BY的Datasheet PDF文件第5页浏览型号ICS8624BY的Datasheet PDF文件第6页浏览型号ICS8624BY的Datasheet PDF文件第7页 
ICS8624I  
LOW SKEW, 1-TO-5  
DIFFERENTIAL-TO-HSTL ZERO DELAY BUFFER  
GENERAL DESCRIPTION  
FEATURES  
The ICS8624I is  
a
high performance, 1-to-5  
• Fully integrated PLL  
Differential-to-HSTL zero delay buffer. The ICS8624I  
has two selectable clock input pairs. The CLK0,  
nCLK0 and CLK1, nCLK1 pair can accept most standard  
differential input levels. The VCO operates at a frequency  
range of 250MHz to 630MHz. Utilizing one of the outputs  
as feedback to the PLL, output frequencies up to 630MHz  
can be regenerated with zero delay with respect to the  
input. Dual reference clock inputs support reduntant clock  
or multiple reference applications..  
• Five differential HSTL compatible outputs  
• Selectable differential CLKx, nCLKx input pairs  
• CLKx, nCLKx pairs can accept the following differential  
input levels: LVPECL, LVDS, HSTL, SSTL, HCSL  
• Output frequency range: 31.25MHz to 630MHz  
• Input frequency range: 31.25MHz to 630MHz  
• VCO range: 250MHz to 630MHz  
• External feedback for “zero delay” clock regeneration  
• Cycle-to-cycle jitter: 35ps (maximum)  
• Output skew: 50ps (maximum)  
• Static phase offset: 30ps 125ps  
• 3.3V core, 1.8V output operating supply  
• -40°C to 85°C ambient operating temperature  
• Available in both standard and lead-free RoHS-compliant  
packages  
BLOCK DIAGRAM  
PIN ASSIGNMENT  
Q0  
nQ0  
PLL_SEL  
Q1  
nQ1  
÷4, ÷8  
0
1
32 31 30 29 28 27 26 25  
CLK0  
nCLK0  
Q2  
nQ2  
0
1
1
2
3
4
5
6
7
8
24  
23  
22  
21  
20  
19  
18  
17  
SEL0  
SEL1  
VDDO  
Q3  
CLK1  
nCLK1  
Q3  
nQ3  
CLK0  
nQ3  
Q2  
PLL  
nCLK0  
CLK1  
Q4  
nQ4  
CLK_SEL  
ICS8624I  
nQ2  
Q1  
nCLK1  
CLK_SEL  
MR  
FB_IN  
nFB_IN  
nQ1  
VDDO  
9
10 11 12 13 14 15 16  
SEL0  
SEL1  
MR  
32-Lead LQFP  
7mm x 7mm x 1.4mm body package  
Y Package  
TopView  
8624BYI  
www.idt.com  
REV.C JULY 30, 2010  
1
1234567...16

中文翻译

下载PDF

与ICS8624BY相关器件

型号 品牌 获取价格 描述 数据表
ICS8624BYI IDT

获取价格

 		PLL Based Clock Driver, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM
ICS8624BYILF IDT

获取价格

 		PLL Based Clock Driver, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM
ICS8624BYILFT IDT

获取价格

 		PLL Based Clock Driver, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM
ICS8624BYIT IDT

获取价格

 		PLL Based Clock Driver, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM
ICS8624BYLF ICSI

获取价格

 		LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-HSTL ZERO DELAY BUFFER
ICS8624BYLFT ICSI

获取价格

 		LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-HSTL ZERO DELAY BUFFER
ICS8624BYT ICSI

获取价格

 		LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-HSTL ZERO DELAY BUFFER
ICS8624I IDT

获取价格

 		LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-HSTL ZERO DELAY BUFFER
ICS8633AF-01 IDT

获取价格

 		PLL Based Clock Driver, 8633 Series, 3 True Output(s), 0 Inverted Output(s), PDSO28, 5.30
ICS8633AF-01LF IDT

获取价格

 		PLL Based Clock Driver, 8633 Series, 3 True Output(s), 0 Inverted Output(s), PDSO28, 5.30

与ICS8624BY相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证