Datasheet > 74LV07APW

74LV07APW

更新时间： 2023-09-03 20:39:04

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
12页	723K
描述
Hex buffer with open-drain outputsProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LV07APW 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP-14	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.69
系列：	LV/LV-A/LVX/H	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	5 mm
逻辑集成电路类型：	BUFFER	湿度敏感等级：	1
功能数量：	6	输入次数：	1
端子数量：	14	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	OPEN-DRAIN
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	19 ns
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	Base Number Matches：	1

74LV07APW 数据手册

74LV07A

Hex buffer with open-drain outputs

Rev. 1 — 19 December 2016

Product data sheet

1. General description

The 74LV07A is a hex buffer with open-drain outputs. The outputs are open-drain and can

be connected to other open-drain outputs to implement active-LOW wired-OR or

active-HIGH wired-AND functions.

Inputs are overvoltage tolerant. This feature allows the use of these devices as translators

in mixed voltage environments.

Schmitt-trigger action at all inputs makes the circuit tolerant of slower input rise and fall

times.

This device is fully specified for partial power down applications using I_OFF. The I_OFF

circuitry disables the output, preventing the potentially damaging backflow current through

the device when it is powered down.

2. Features and benefits

 Wide supply voltage range from 2.0 V to 5.5 V

 Maximum t_PZLof 7.2 ns at 5 V

 Typical V_OL(p)< 0.8 V at V_CC= 3.3 V, T_amb= 25 C

 Supports mixed-mode voltage operation on all ports

 I_OFFcircuitry provides partial Power-down mode operation

 Latch-up performance exceeds 250 mA per JESD 78 Class II

 ESD protection:

 HBM ANSI/ESDA/JEDEC JS-001 Class 2 exceeds 3 kV

 MM JESD22-A115-A exceeds 150 V

 CDM JESD22-C101E exceeds 2 kV

 Specified from 40 C to +85 C and from 40 C to +125 C

12 3 4 5 6 7...12

中文翻译

下载PDF

与74LV07APW相关器件

型号	品牌	获取价格	描述	数据表
74LV07AS14-13	DIODES	获取价格	Buffer, LV/LV-A/LVX/H Series, 6-Func, 1-Input, CMOS, PDSO14, GREEN, SOP-14
74LV07AT14-13	DIODES	获取价格	Buffer, LV/LV-A/LVX/H Series, 6-Func, 1-Input, CMOS, PDSO14, GREEN, TSSOP-14
74LV07ATPW	NEXPERIA	获取价格	Hex buffer with open-drain outputsProduction
74LV08	NXP	获取价格	Quad 2-input AND gate
74LV08A	DIODES	获取价格	QUADRUPLE 2-INPUT AND GATES
74LV08APW	NEXPERIA	获取价格	Quad 2-input AND gateProduction
74LV08AS14-13	DIODES	获取价格	AND Gate, LV/LV-A/LVX/H Series, 4-Func, 2-Input, CMOS, PDSO14, GREEN, SOP-14
74LV08AT14-13	DIODES	获取价格	QUADRUPLE 2-INPUT AND GATES
74LV08D	NXP	获取价格	Quad 2-input AND gate
74LV08D	NEXPERIA	获取价格	Quad 2-input AND gateProduction

与74LV07APW相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

3
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

3
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

3
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

3

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV07APW

74LV07APW 技术参数

74LV07APW 数据手册

与74LV07APW相关器件

与74LV07APW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV07APW

74LV07APW 技术参数

74LV07APW 数据手册

与74LV07APW相关器件

与74LV07APW相关文章

您还可以找

您在本页遇到什么问题？