Datasheet > UPD72850AGK-9EU

UPD72850AGK-9EU

更新时间： 2024-01-18 02:02:43

品牌	Logo	应用领域
日电电子 - NEC		外围集成电路数据传输局域网通信时钟
页数	文件大小	规格书
48页	284K
描述
IEEE1394 400Mbps PHY

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

UPD72850AGK-9EU 技术参数

生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	TFQFP,	针数：	80
Reach Compliance Code：	unknown	HTS代码：	8542.31.00.01
风险等级：	5.81	最大时钟频率：	24.576 MHz
数据编码/解码方法：	NRZ	最大数据传输速率：	50 MBps
外部数据总线宽度：	8	JESD-30 代码：	S-PQFP-G80
长度：	12 mm	串行 I/O 数：	3
端子数量：	80	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	TFQFP	封装形状：	SQUARE
封装形式：	FLATPACK, THIN PROFILE, FINE PITCH	认证状态：	Not Qualified
座面最大高度：	1.2 mm	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
宽度：	12 mm	uPs/uCs/外围集成电路类型：	SERIAL IO/COMMUNICATION CONTROLLER, LAN
Base Number Matches：	1

UPD72850AGK-9EU 数据手册

DATA SHEET

MOS INTEGRATED CIRCUIT

µPD72850A

IEEE1394 400Mbps PHY

The µPD72850A is the 3-port physical layer LSI which complies with the P1394a draft 2.0 specifications.

The µPD72850A works up to 400 Mbps. It is an upgrade of NEC's µPD72850.

FEATURES

•

The Three-port Physical Layer LSI complies to IEEE P1394a draft 2.0

Connection debounce

Arbitration enhancements

• Arbitrated short bus reset

• Ack-accelerated arbitration

• Fly-by concatenation

• Multiple-speed packet concatenation

• Arbitration enhancements and cycle start (controlled by the Link layer)

Performance optimization via PHY pinging

Priority arbitration (controlled by the Link layer)

Data rate: 393.216 / 196.608 / 98.304 Mbps

Compliant with Suspend/Resume function as defined in P1394a draft 2.1

3.3 V single power supply

•

Electrical isolated Link interface

24.576 MHz crystal clock generation, 393.216 MHz PLL multiplying frequency

System power management by signaling of node power class information

Cable power monitor (CPS) is equipped

Fully interoperable with IEEE1394 std 1394 Link (FireWire^TM, i.LINK^TM

)

Cable bias and terminal voltage driver supply function (for 3-port each)

Separate digital power and analog GND

Enable/Disable port control switch when power supply is powered on

Support Suspend/Resume Off mode (Compliant with P1394a draft 1.3)

Number of supported port are selectable

• 1port, 2port, 3port. This selection is only under Suspend/Resume Off mode

Compliant with MD8405E (FUJIFILM MICRODEVICES CO., LTD)

•

ORDERING INFORMATION

Part number

Package

µPD72850AGK-9EU

80-pin plastic TQFP (Fine pitch) (12 x 12 mm)

The information in this document is subject to change without notice. Before using this document, please

confirm that this is the latest version.

Not all devices/types available in every country. Please check with local NEC representative for

availability and additional information.

Document No. S14452EJ1V0DS00 (1st edition)

Date Published October 1999 NS CP(K)

Printed in Japan

1999

12 3 4 5 6 7...48

中文翻译

下载PDF

与UPD72850AGK-9EU相关器件

型号	品牌	获取价格	描述	数据表
UPD72851GT-E2	NEC	获取价格	Serial I/O Controller, 4 Channel(s), 50MBps, CMOS, PDSO48, 9.53 MM, PLASTIC, SSOP-48
UPD72852	NEC	获取价格	MOS INTEGRATED CIRCUIT
UPD72852A	NEC	获取价格	IEEE1394a-2000 COMPLIANT 400 Mbps TWO-PORT PHY LSI
UPD72852AGB-8EU	NEC	获取价格	IEEE1394a-2000 COMPLIANT 400 Mbps TWO-PORT PHY LSI
UPD72852AGB-8EU-A	NEC	获取价格	暂无描述
UPD72852GB-8EU	NEC	获取价格	MOS INTEGRATED CIRCUIT
UPD72852GB-8EU-A	NEC	获取价格	Interface Circuit, MOS, PQFP64, 10 X 10 MM, PLASTIC, LQFP-64
UPD72862	NEC	获取价格	IEEE1394 OHCI HOST CONTROLLER
UPD72862GC-9EU	NEC	获取价格	IEEE1394 OHCI HOST CONTROLLER
UPD72870	NEC	获取价格	IEEE1394 1-CHIP OHCI HOST CONTROLLER

与UPD72850AGK-9EU相关文章

解读SBAT54CLT1G资料手册：电气参数、产品特性
2024-06-26

0
FDLL4148资料手册：参数分析、替换型号推荐
2024-06-26

0
解读BSS138K手册资料：参数分析、产品特性
2024-06-26

1
咪头种类及其特性：全指向与单指向咪头的专业解析
2024-06-25

8

产品中心

服务支持

精选活动

关于我们

帮助中心

UPD72850AGK-9EU

UPD72850AGK-9EU 技术参数

UPD72850AGK-9EU 数据手册

与UPD72850AGK-9EU相关器件

与UPD72850AGK-9EU相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

UPD72850AGK-9EU

UPD72850AGK-9EU 技术参数

UPD72850AGK-9EU 数据手册

与UPD72850AGK-9EU相关器件

与UPD72850AGK-9EU相关文章

您还可以找

您在本页遇到什么问题？