Datasheet > UPD72851GT-E2

UPD72851GT-E2

更新时间： 2024-09-23 19:43:31

品牌	Logo	应用领域
日电电子 - NEC		时钟数据传输光电二极管外围集成电路
页数	文件大小	规格书
48页	287K
描述
Serial I/O Controller, 4 Channel(s), 50MBps, CMOS, PDSO48, 9.53 MM, PLASTIC, SSOP-48

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

UPD72851GT-E2 技术参数

生命周期：	Obsolete	零件包装代码：	SSOP
包装说明：	SSOP,	针数：	48
Reach Compliance Code：	unknown	HTS代码：	8542.31.00.01
风险等级：	5.84	其他特性：	ALSO OPERATES WITH 3.3V SUPPLY
地址总线宽度：		边界扫描：	YES
最大时钟频率：	24.576 MHz	最大数据传输速率：	50 MBps
外部数据总线宽度：	8	JESD-30 代码：	R-PDSO-G48
低功率模式：	NO	串行 I/O 数：	4
端子数量：	48	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, SHRINK PITCH	认证状态：	Not Qualified
座面最大高度：	2 mm	最大供电电压：	3.6 V
最小供电电压：	2.7 V	标称供电电压：	3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
宽度：	8 mm	uPs/uCs/外围集成电路类型：	SERIAL IO/COMMUNICATION CONTROLLER, SERIAL
Base Number Matches：	1

UPD72851GT-E2 数据手册

DATA SHEET

MOS INTEGRATED CIRCUIT

µPD72851

IEEE1394a-2000 COMPLIANT 400 Mbps ONE-PORT PHY LSI

The µPD72851 is a one-port physical layer LSI that complies with the IEEE1394a-2000 specifications.

The µPD72851 supports transfers of up to 400 Mbps and consumes less power than the µPD72850B. The

µPD72851 is suitable for battery systems with an IEEE1394 interface.

FEATURES

•

The one-port physical layer LSI complies with IEEE1394a-2000

Fully interoperable with IEEE1394 std 1394 Link (FireWire^TM, i.LINK^TM

Meets Intel^TMMobile Power Guideline 2000

)

Full IEEE1394a-2000 support includes: Suspend/Resume, connection debounce, arbitrated short bus reset, multi-

speed concatenation, arbitration acceleration, fly-by concatenation

Fully compliant with OHCI requirements

•

Small package: 48-pin plastic SSOP

Super low power: 52 mA (Operating mode)

: 115 µA (Suspend mode)

•

Data rate: 400/200/100 Mbps

Supports PHY pinging and remote PHY access packets

3.3 V single power supply (if power not supplied via node: 3.0 V single power supply)

24.576 MHz crystal clock generation, 393.216 MHz PLL multiplying frequency

64-bit flexible register incorporated in PHY register

Electrically isolated Link interface

Supports LPS/Link-on as part of PHY/Link interface

External filter capacitors for PLL not required

Extended Resume signaling for compatibility with legacy DV devices

System power management by signaling of node power class information

Cable power monitor (CPS) is equipped

ORDERING INFORMATION

Part number

Package

µPD72851GT-E1

48-pin plastic SSOP (9.53 mm (375))

µPD72851GT-E2

The information in this document is subject to change without notice. Before using this document, please

confirm that this is the latest version.

Not all devices/types available in every country. Please check with local NEC representative for

availability and additional information.

Document No. S15262EJ1V0DS00 (1st edition)

Date Published January 2001 NS CP(K)

Printed in Japan

2001

12 3 4 5 6 7...48

中文翻译

下载PDF

与UPD72851GT-E2相关器件

型号	品牌	获取价格	描述	数据表
UPD72852	NEC	获取价格	MOS INTEGRATED CIRCUIT
UPD72852A	NEC	获取价格	IEEE1394a-2000 COMPLIANT 400 Mbps TWO-PORT PHY LSI
UPD72852AGB-8EU	NEC	获取价格	IEEE1394a-2000 COMPLIANT 400 Mbps TWO-PORT PHY LSI
UPD72852AGB-8EU-A	NEC	获取价格	暂无描述
UPD72852GB-8EU	NEC	获取价格	MOS INTEGRATED CIRCUIT
UPD72852GB-8EU-A	NEC	获取价格	Interface Circuit, MOS, PQFP64, 10 X 10 MM, PLASTIC, LQFP-64
UPD72862	NEC	获取价格	IEEE1394 OHCI HOST CONTROLLER
UPD72862GC-9EU	NEC	获取价格	IEEE1394 OHCI HOST CONTROLLER
UPD72870	NEC	获取价格	IEEE1394 1-CHIP OHCI HOST CONTROLLER
UPD72870A	NEC	获取价格	IEEE1394 1-CHIP OHCI HOST CONTROLLER

与UPD72851GT-E2相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

4
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

6
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

78
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

68

产品中心

服务支持

精选活动

关于我们

帮助中心

UPD72851GT-E2

UPD72851GT-E2 技术参数

UPD72851GT-E2 数据手册

与UPD72851GT-E2相关器件

与UPD72851GT-E2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

UPD72851GT-E2

UPD72851GT-E2 技术参数

UPD72851GT-E2 数据手册

与UPD72851GT-E2相关器件

与UPD72851GT-E2相关文章

您还可以找

您在本页遇到什么问题？