Datasheet > SY10E196JCTR

SY10E196JCTR

更新时间： 2024-09-13 20:06:27

品牌	Logo	应用领域
美国微芯 - MICROCHIP		逻辑集成电路延迟线
页数	文件大小	规格书
10页	79K
描述
Silicon Delay Line, Programmable, 1-Func, 127-Tap, Complementary Output, ECL, PQCC28, PLASTIC, LCC-28

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SY10E196JCTR 技术参数

生命周期：	Not Recommended	包装说明：	QCCJ,
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.14	系列：	10E
JESD-30 代码：	S-PQCC-J28	长度：	11.48 mm
逻辑集成电路类型：	SILICON DELAY LINE	功能数量：	1
抽头/阶步数：	127	端子数量：	28
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	可编程延迟线：	YES
座面最大高度：	4.57 mm	表面贴装：	YES
技术：	ECL	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
总延迟标称（td）：	3.63 ns	宽度：	11.48 mm
Base Number Matches：	1

SY10E196JCTR 数据手册

Precision Edge^®

SY10E196

Precision _SE_Yd₁g₀₀e_E196

Micrel, Inc.

PROGRAMMABLE DELAY

CHIP WITH ANALOG INPUT

SY10E196

SY100E196

DESCRIPTION

FEATURES

■ Up to 2ns delay range

The SY10/100E196 are programmable delay chips

(PDCs) designed primarily for very accurate differential

ECL input edge placement applications.

■ Extended 100E VEE range of –4.2V to –5.5V

■ ≈20ps digital step resolution

■ Linear input for tighter resolution

■ >1GHz bandwidth

The delay section consists of a chain of gates and a

linear ramp delay adjustment organized as shown in the

logic diagram. The first two delay elements feature gates

that have been modified to have delays 1.25 and 1.5

times the basic gate delay of approximately 80ps. These

two elements provide the E196 with a digitally-selectable

resolution of approximately 20ps. The required device

delay is selected by the seven address inputs D[0:6],

which are latched on-chip by a high signal on the latch

enable (LEN) control. If the LEN signal is either LOW or

left floating, then the latch is transparent.

■ On-chip cascade circuitry

■ 75KkΩ input pulldown resistor

■ Fully compatible with Motorola MC10E/100E196

■ Available in 28-pin PLCC package

The FTUNE input takes an analog coltage and applies

it to an internal linear ramp for reducing the 20s resolution

still further. The FTUNE input is what differentiates the

E196 from the E195.

An eighth latched input, D7, is provided for cascading

multiple PDCs for increased programmable range. The

cascade logic allows full control of multiple PDCs, at the

expense of only a single added line to the data bus for

each additional PDC, without the need for any external

gating.

PIN NAMES

Function

Signal Input

IN/IN

Input Enable

D[0:7]

Mux Select Inputs

Signal Output

Q/Q

LEN

Latch Enable

SET MIN

SET MAX

CASCADE

FTUNE

VCCO

Minimum Delay Set

Maximum Delay Set

Cascade Signal

Linear Voltage Input

VCC to Output

Rev.: H

Amendment:/0

M9999-032006

hbwhelp@micrel.com or (408) 955-1690

Issue Date: March 2006

12 3 4 5 6 7...10

中文翻译

下载PDF

与SY10E196JCTR相关器件

型号	品牌	获取价格	描述	数据表
SY10E196JZ	MICREL	获取价格	PROGRAMMABLE DELAY CHIP WITH ANALOG INPUT
SY10E196JZTR	MICREL	获取价格	PROGRAMMABLE DELAY CHIP WITH ANALOG INPUT
SY10E196JZTR	MICROCHIP	获取价格	SILICON DELAY LINE, COMPLEMENTARY OUTPUT, PQCC28, LEAD FREE, PLASTIC, LCC-28
SY10E196JZ-TR	MICROCHIP	获取价格	SILICON DELAY LINE, COMPLEMENTARY OUTPUT, PQCC28
SY10E212	MICREL	获取价格	3-BIT SCANNABLE REGISTER
SY10E212_06	MICREL	获取价格	3-BIT SCANNABLE REGISTER
SY10E212JC	MICREL	获取价格	3-BIT SCANNABLE REGISTER
SY10E212JC	MICROCHIP	获取价格	D Flip-Flop, 10E Series, 1-Func, Positive Edge Triggered, 3-Bit, Complementary Output, ECL
SY10E212JCTR	MICREL	获取价格	3-BIT SCANNABLE REGISTER
SY10E212JCTR	MICROCHIP	获取价格	D Flip-Flop, 10E Series, 1-Func, Positive Edge Triggered, 3-Bit, Complementary Output, ECL

与SY10E196JCTR相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

78
AIC1781A 电池充电控制器深度解析
2024-09-03

69
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

100
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

114

产品中心

服务支持

精选活动

关于我们

帮助中心

SY10E196JCTR

SY10E196JCTR 技术参数

SY10E196JCTR 数据手册

与SY10E196JCTR相关器件

与SY10E196JCTR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SY10E196JCTR

SY10E196JCTR 技术参数

SY10E196JCTR 数据手册

与SY10E196JCTR相关器件

与SY10E196JCTR相关文章

您还可以找

您在本页遇到什么问题？