5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SY10E256JCTR
SY10E256JCTR PDF预览

SY10E256JCTR

更新时间： 2024-01-07 17:25:28
品牌 Logo 应用领域
麦瑞 - MICREL 触发器锁存器逻辑集成电路
页数 文件大小 规格书
4页 64K
描述
3-BIT 4:1 MUX-LATCH

阅读下载

中文翻译

获取价格

SY10E256JCTR 技术参数

生命周期：Active包装说明：QCCJ,
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.7Is Samacsys：N
其他特性：THREE 4:1 MUX FOLLOWED BY LATCH系列：10E
JESD-30 代码：S-PQCC-J28JESD-609代码：e3
长度：11.48 mm逻辑集成电路类型：D LATCH
位数：3功能数量：1
端子数量：28最高工作温度：85 °C
最低工作温度：输出特性：OPEN-EMITTER
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装形状：SQUARE
封装形式：CHIP CARRIER传播延迟（tpd）：0.8 ns
认证状态：Not Qualified座面最大高度：4.57 mm
表面贴装：YES技术：ECL
温度等级：COMMERCIAL EXTENDED端子面层：MATTE TIN
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD触发器类型：LOW LEVEL
宽度：11.48 mmBase Number Matches：1

SY10E256JCTR 数据手册

 浏览型号SY10E256JCTR的Datasheet PDF文件第2页浏览型号SY10E256JCTR的Datasheet PDF文件第3页浏览型号SY10E256JCTR的Datasheet PDF文件第4页 
3-BIT 4:1  
MUX-LATCH  
SY10E256  
SY100E256  
DESCRIPTION  
FEATURES  
■ 950ps max. data to output  
The SY10/100E256 offer three 4:1 multiplexers followed  
by latches with differential outputs designed for use in new,  
high-performance ECL systems. Separate Select controls  
are provided for the leading 2:1 mux pairs (see block  
diagram).  
■ Extended 100E VEE range of –4.2V to –5.5V  
■ 850ps max. latch enable to output  
■ Separate select controls  
■ Differential outputs  
When the Latch Enable (LEN) is at a logic LOW, the latch  
istransparentandoutputdataiscontrolledbythemultiplexer  
select controls. A logic HIGH on LEN latches the outputs.  
The Master Reset (MR) overrides all other controls to set  
the Q outputs LOW.  
■ Fully compatible with industry standard 10KH,  
100K ECL levels  
■ Internal 75KΩ input pulldown resistors  
■ Fully compatible with Motorola MC10E/100E256  
■ Available in 28-pin PLCC package  
PIN CONFIGURATION  
BLOCK DIAGRAM  
D
0a  
0b  
D
Q
0
0
D
D
D
0c  
0d  
E
N
Q
25  
24 23 22 21 20 19  
R
R
R
SEL1A  
SEL1B  
18  
17  
16  
15  
14  
13  
12  
26  
27  
28  
1
Q
Q
2
2
D1a  
D1b  
D1c  
D1d  
SEL  
2
V
CC  
D
Q
1
1
TOP VIEW  
PLCC  
V
EE  
Q
Q
1
1
E
N
Q
LEN  
MR  
2
J28-1  
3
V
CCO  
D2a  
D2b  
D2c  
D2d  
D
1c  
4
Q
0
5
6
7
8
9
10 11  
Q
2
2
D
E
N
Q
SEL1A  
SEL1B  
PIN NAMES  
SEL  
2
LEN  
MR  
Pin  
D0x–D2x  
SEL1A, SEL1B  
SEL2  
Function  
Parallel Data Inputs  
First-stage Select Inputs  
Second-stage Select Input  
Latch Enable  
LEN  
MR  
Master Reset  
Q0, Q0–Q2, Q2  
VCCO  
Data Outputs  
VCC to Output  
Rev.: C  
Amendment: /1  
Issue Date: February, 1998  
1
1234

中文翻译

下载PDF

与SY10E256JCTR相关器件

型号 品牌 获取价格 描述 数据表
SY10E256JZ MICREL

获取价格

 		3-BIT 4:1 MUX-LATCH
SY10E256JZTR MICREL

获取价格

 		3-BIT 4:1 MUX-LATCH
SY10E256JZ-TR MICROCHIP

获取价格

 		10E SERIES, LOW LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PQCC28
SY10E336 MICREL

获取价格

 		3-BIT REGISTERED BUS TRANSCEIVER
SY10E336_06 MICREL

获取价格

 		3-BIT REGISTERED BUS TRANSCEIVER
SY10E336JC MICREL

获取价格

 		3-BIT REGISTERED BUS TRANSCEIVER
SY10E336JCTR MICREL

获取价格

 		3-BIT REGISTERED BUS TRANSCEIVER
SY10E336JZ MICREL

获取价格

 		3-BIT REGISTERED BUS TRANSCEIVER
SY10E336JZTR MICREL

获取价格

 		3-BIT REGISTERED BUS TRANSCEIVER
SY10E337 MICREL

获取价格

 		3-BIT SCANNABLE

与SY10E256JCTR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证