Datasheet > SN74LVC74AQDRG4Q1

SN74LVC74AQDRG4Q1

更新时间： 2024-11-19 11:07:59

品牌	Logo	应用领域
德州仪器 - TI		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
11页	222K
描述
汽车类具有清零和预设功能的双路上升沿 D 类触发器 \| D \| 14 \| -40 to 125

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

SN74LVC74AQDRG4Q1 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	SOIC
包装说明：	SOP, SOP14,.25	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
Factory Lead Time：	6 weeks	风险等级：	0.88
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	8.65 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	100000000 Hz	最大I（ol）：	0.024 A
湿度敏感等级：	1	位数：	1
功能数量：	2	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP14,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
包装方法：	TR	峰值回流温度（摄氏度）：	260
电源：	3.3 V	最大电源电流（ICC）：	0.01 mA
Prop。Delay @ Nom-Sup：	5.2 ns	传播延迟（tpd）：	7.1 ns
认证状态：	Not Qualified	筛选级别：	AEC-Q100
座面最大高度：	1.75 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	3.91 mm	最小 fmax：	150 MHz
Base Number Matches：	1

SN74LVC74AQDRG4Q1 数据手册

浏览型号SN74LVC74AQDRG4Q1的Datasheet PDF文件第2页

浏览型号SN74LVC74AQDRG4Q1的Datasheet PDF文件第3页

浏览型号SN74LVC74AQDRG4Q1的Datasheet PDF文件第4页

浏览型号SN74LVC74AQDRG4Q1的Datasheet PDF文件第5页

浏览型号SN74LVC74AQDRG4Q1的Datasheet PDF文件第6页

浏览型号SN74LVC74AQDRG4Q1的Datasheet PDF文件第7页

SN74LVC74A-Q1

www.ti.com ...................................................................................................................................................... SCES481C–AUGUST 2003–REVISED APRIL 2008

DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOP

WITH CLEAR AND PRESET

FEATURES

•

Qualified for Automotive Applications

D OR PW PACKAGE

(TOP VIEW)

•

ESD Protection Exceeds 2000 V Per

MIL-STD-883, Method 3015; Exceeds 200 V

Using Machine Model (C = 200 pF, R = 0)

1CLR

14 V_CC

2CLR

•

Operates From 2 V to 3.6 V

Inputs Accept Voltages to 5.5 V

Max t_pdof 5.2 ns at 3.3 V

1CLK

1PRE

2CLK

2PRE

Typical V_OLP(Output Ground Bounce) <0.8 V at

V_CC= 3.3 V, T_A= 25°C

GND

•

Typical V_OHV(Output V_OHUndershoot) >2 V at

V_CC= 3.3 V, T_A= 25°C

DESCRIPTION/ORDERING INFORMATION

The SN74LVC74A-Q1 dual positive-edge-triggered D-type flip-flop is designed for 2.7-V to 3.6-V V_CCoperation.

A low level at the preset (PRE) or clear (CLR) inputs sets or resets the outputs, regardless of the levels of the

other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time

requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs

at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval,

data at the D input can be changed without affecting the levels at the outputs.

Inputs can be driven from either 3.3-V or 5-V devices. This feature allows the use of this device as a translator in

a mixed 3.3-V/5-V system environment.

ORDERING INFORMATION⁽¹⁾

T_A

PACKAGE⁽²⁾

Reel of 2500

Reel of 2000

ORDERABLE PART NUMBER

SN74LVC74AQDRQ1

TOP-SIDE MARKING

LVC74AQ

SOIC – D

–40°C to 125°C

TSSOP – PW

SN74LVC74AQPWRQ1

(1) For the most current package and ordering information, see the Package Option Addendum at the end of this document, or see the TI

web site at www.ti.com.

(2) Package drawings, thermal data, and symbolization are available at www.ti.com/packaging.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of

Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of the Texas

Instruments standard warranty. Production processing does not

necessarily include testing of all parameters.

12 3 4 5 6 7...11

中文翻译

下载PDF

SN74LVC74AQDRG4Q1 替代型号

型号	品牌	替代类型	描述	数据表
SN74LVC74ADT	TI	类似代替	DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74LVC74ADR	TI	类似代替	DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74LVC74AD	TI	类似代替	DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET

与SN74LVC74AQDRG4Q1相关器件

型号	品牌	获取价格	描述	数据表
SN74LVC74AQPWREP	TI	获取价格	DUAL POSITIVE EDGE TRIGGERED D-TYPE FLIP-FLOP WITH CLEAR AND PRESET
SN74LVC74AQPWRG4Q1	TI	获取价格	汽车类具有清零和预设功能的双路上升沿 D 类触发器 \| PW \| 14 \| -40 to
SN74LVC74AQPWRQ1	TI	获取价格	汽车类具有清零和预设功能的双路上升沿 D 类触发器 \| PW \| 14 \| -40 to
SN74LVC74ARGYR	TI	获取价格	DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74LVC74ARGYRG4	TI	获取价格	DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74LVC74D	TI	获取价格	Dual Positive-Edge-Triggered D-Type Flip-Flop With Clear And Preset 14-SOIC -40 to 85
SN74LVC74DBLE	TI	获取价格	Dual Positive-Edge-Triggered D-Type Flip-Flop With Clear And Preset 14-SSOP -40 to 85
SN74LVC74DBR	TI	获取价格	暂无描述
SN74LVC74DR	TI	获取价格	Dual Positive-Edge-Triggered D-Type Flip-Flop With Clear And Preset 14-SOIC -40 to 85
SN74LVC74PWR	TI	获取价格	8-BIT DUAL-SUPPLY BUS TRANSCEIVER WITH CONFIGURABLE VOLTAGE TRANSLATION AND 3-STATE OUTPUT

与SN74LVC74AQDRG4Q1相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LVC74AQDRG4Q1

SN74LVC74AQDRG4Q1 技术参数

SN74LVC74AQDRG4Q1 数据手册

SN74LVC74AQDRG4Q1 替代型号

与SN74LVC74AQDRG4Q1相关器件

与SN74LVC74AQDRG4Q1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LVC74AQDRG4Q1

SN74LVC74AQDRG4Q1 技术参数

SN74LVC74AQDRG4Q1 数据手册

SN74LVC74AQDRG4Q1 替代型号

与SN74LVC74AQDRG4Q1相关器件

与SN74LVC74AQDRG4Q1相关文章

您还可以找

您在本页遇到什么问题？