Datasheet > 晶体管 > 功率场效应晶体管> PSMN5R0-100ES

PSMN5R0-100ES

更新时间： 2024-11-25 10:00:23

品牌	Logo	应用领域
恩智浦 - NXP		晶体晶体管功率场效应晶体管开关脉冲
页数	文件大小	规格书
15页	191K
描述
N-channel 100 V 5 mΩ standard level MOSFET in I2PAK

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PSMN5R0-100ES 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	TO-262AA	包装说明：	PLASTIC, TO-262, I2PAK-3
针数：	3	Reach Compliance Code：	unknown
ECCN代码：	EAR99	风险等级：	5.69
雪崩能效等级（Eas）：	537 mJ	外壳连接：	DRAIN
配置：	SINGLE WITH BUILT-IN DIODE	最小漏源击穿电压：	100 V
最大漏极电流 (ID)：	120 A	最大漏源导通电阻：	0.005 Ω
FET 技术：	METAL-OXIDE SEMICONDUCTOR	JEDEC-95代码：	TO-262AA
JESD-30 代码：	R-PSIP-T3	JESD-609代码：	e3
湿度敏感等级：	1	元件数量：	1
端子数量：	3	工作模式：	ENHANCEMENT MODE
最高工作温度：	175 °C	封装主体材料：	PLASTIC/EPOXY
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	260	极性/信道类型：	N-CHANNEL
最大脉冲漏极电流 (IDM)：	680 A	认证状态：	Not Qualified
表面贴装：	NO	端子面层：	TIN
端子形式：	THROUGH-HOLE	端子位置：	SINGLE
处于峰值回流温度下的最长时间：	30	晶体管应用：	SWITCHING
晶体管元件材料：	SILICON	Base Number Matches：	1

PSMN5R0-100ES 数据手册

PSMN5R0-100ES

I2P

N-channel 100 V 5 mΩ standard level MOSFET in I2PAK

Rev. 3 — 26 September 2011

Product data sheet

1. Product profile

1.1 General description

Standard level N-channel MOSFET in a I2PAK package qualified to 175 °C. This product

is designed and qualified for use in a wide range of industrial, communications and

domestic equipment.

1.2 Features and benefits

 High efficiency due to low switching

 Suitable for standard level gate drive

and conduction losses

sources

1.3 Applications

 DC-to-DC converters

 Load switching

 Motor control

 Server power supplies

1.4 Quick reference data

Table 1.

Symbol

V_DS

Quick reference data

Parameter

Conditions

Min Typ Max Unit

drain-source voltage

drain current

T_j≥ 25 °C; T_j≤ 175 °C

100

120

[1]

I_D

T_mb= 25 °C; V_GS= 10 V;

see Figure 1

P_tot

T_j

total power dissipation

junction temperature

T_mb= 25 °C; see Figure 2

338

-55

175 °C

Static characteristics

R_DSondrain-source on-state

resistance

V_GS= 10 V; I_D= 25 A;

T_j= 100 °C; see Figure 12;

see Figure 13

7.7

4.3

mΩ

[2]

V_GS= 10 V; I_D= 25 A;

mΩ

T_j= 25 °C; see Figure 13

Dynamic characteristics

Q_GD

gate-drain charge

total gate charge

V_GS= 10 V; I_D= 75 A;

V_DS= 50 V; see Figure 14;

Q_G(tot)

170

see Figure 15

Avalanche ruggedness

E_DS(AL)Snon-repetitive

drain-source avalanche I_D= 120 A; V_sup≤ 100 V;

energy R_GS= 50 Ω; Unclamped

_GS= 10 V; T_j(init)= 25 °C;

537 mJ

12 3 4 5 6 7...15

中文翻译

下载PDF

与PSMN5R0-100ES相关器件

型号	品牌	获取价格	描述	数据表
PSMN5R0-100PS	NXP	获取价格	N-channel 100 V 5 mΩ standard level MOSFET in
PSMN5R0-100PS	NEXPERIA	获取价格	N-channel 100 V 5 mΩ standard level MOSFET in
PSMN5R0-100PS,127	NXP	获取价格	PSMN5R0-100PS - N-channel 100 V 5 mΩ standard
PSMN5R0-25YLB	NXP	获取价格	NextPower 25 V & 30 V MOSFETs in LFPAK(Power-SO8)
PSMN5R0-25YLC	NXP	获取价格	NextPower 25 V & 30 V MOSFETs in LFPAK(Power-SO8)
PSMN5R0-30YL	NXP	获取价格	N-channel TrenchMOS logic level FET
PSMN5R0-30YL_10	NXP	获取价格	N-channel TrenchMOS logic level FET
PSMN5R0-40MLH	NEXPERIA	获取价格	N-channel 40 V, 5 mΩ, logic level MOSFET in L
PSMN5R0-40MSH	NEXPERIA	获取价格	N-channel 40 V, 5 mΩ, standard level MOSFET i
PSMN5R0-80BS	NXP	获取价格	N-channel 80 V, 5.1 mÎ© standard level MOSFET

与PSMN5R0-100ES相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

40
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

32
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

60
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

56

产品中心

服务支持

精选活动

关于我们

帮助中心

PSMN5R0-100ES

PSMN5R0-100ES 技术参数

PSMN5R0-100ES 数据手册

与PSMN5R0-100ES相关器件

与PSMN5R0-100ES相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

PSMN5R0-100ES

PSMN5R0-100ES 技术参数

PSMN5R0-100ES 数据手册

与PSMN5R0-100ES相关器件

与PSMN5R0-100ES相关文章

您还可以找

您在本页遇到什么问题？