PI6C2502WX

更新时间： 2024-09-17 13:12:19

品牌	Logo	应用领域
百利通 - PERICOM		时钟驱动器
页数	文件大小	规格书
6页	369K
描述
PLL Based Clock Driver, 6C Series, 1 True Output(s), 0 Inverted Output(s), PDSO8, 0.150 INCH, PLASTIC, SOIC-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PI6C2502WX 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP,
针数：	8	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.86	系列：	6C
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G8
长度：	4.9 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
功能数量：	1	反相输出次数：
端子数量：	8	实输出次数：	1
最高工作温度：	70 °C	最低工作温度：
输出特性：	SERIES-RESISTOR	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.2 ns
座面最大高度：	1.75 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3.9 mm	最小 fmax：	80 MHz
Base Number Matches：	1

PI6C2502WX 数据手册

PI6C2502

Phase-Locked Loop Clock Driver

Product Description

ProductFeatures

The PI6C2502 features a low-skew, low-jitter, phase-locked loop

(PLL) clock driver. By connecting the feedback FB_OUT output

to the feedback FB_IN input, the propagation delay from the

CLK_IN input to any clock output will be nearly zero.

• High-PerformancePhase-Locked-LoopClockDistribution

forNetworking,

• Synchronous DRAM modules for server/workstation/

PC applications

Application

• Allows Clock Input to have Spread Spectrum

modulation for EMI reduction

If a system designer needs more than 16 outputs with the features

just described, using two or more zero-delay buffers such as

PI6C2509Q, and PI6C2510Q, is likely to be impractical. The

device-to-device skew introduced can significantly reduce the

performance. Pericom recommends the use of a zero-delay buffer

and an eighteen output non-zero-delay buffer. As shown in Figure

1, this combination produces a zero-delay buffer with all the signal

characteristics of the original zero-delay buffer, but with as many

outputs as the non-zero-delay buffer part. For example, when

combined with an eighteen output non-zero delay buffer, a system

designer can create a seventeen-output zero-delay buffer.

• Zero Input-to-Output delay

• Lowjitter:Cycle-to-Cyclejitter±100psmax.

• On-chip series damping resistor at clock output drivers

for low noise and EMI reduction

• Operatesat3.3VV_CC

• Wide range of Clock Frequencies up to 80 MHz

• Package:Plastic8-pinSOICPackage(W)

LogicBlockDiagram

ProductPinConfiguration

8-Pin

Figure1.ThisCombinationProvidesZero-DelayBetweenthe

Reference Clocks Signal and 17 Outputs

PS8382B

03/20/02

12 3 4 5 6

中文翻译

下载PDF

与PI6C2502WX相关器件

型号	品牌	获取价格	描述	数据表
PI6C2504	PERICOM	获取价格	Phase-Locked Loop Clock Driver with 4 Clock Outputs
PI6C2504A	PERICOM	获取价格	Phase-Locked Loop Clock Driver with 4 Clock Outputs
PI6C2504AQ	PERICOM	获取价格	Phase-Locked Loop Clock Driver with 4 Clock Outputs
PI6C2504AQE	PERICOM	获取价格	PLL Based Clock Driver, 6C Series, 4 True Output(s), 0 Inverted Output(s), CMOS, PDSO16, L
PI6C2504AQEX	PERICOM	获取价格	PLL Based Clock Driver, 6C Series, 4 True Output(s), 0 Inverted Output(s), PDSO16, PLASTIC
PI6C2504AQX	PERICOM	获取价格	PLL Based Clock Driver, 6C Series, 4 True Output(s), 0 Inverted Output(s), PDSO16, PLASTIC
PI6C2504Q	PERICOM	获取价格	Phase-Locked Loop Clock Driver with 4 Clock Outputs
PI6C2504QE	PERICOM	获取价格	暂无描述
PI6C2504QEX	PERICOM	获取价格	PLL Based Clock Driver, 6C Series, 4 True Output(s), 0 Inverted Output(s), PDSO16, 0.150 I
PI6C2504QX	PERICOM	获取价格	暂无描述

与PI6C2502WX相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

14
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

13
SL74HC10N：高性能三输入与非门解析
2024-09-03

93
AIC1781A 电池充电控制器深度解析
2024-09-03

82

产品中心

服务支持

精选活动

关于我们

帮助中心

PI6C2502WX

PI6C2502WX 技术参数

PI6C2502WX 数据手册

与PI6C2502WX相关器件

与PI6C2502WX相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

PI6C2502WX

PI6C2502WX 技术参数

PI6C2502WX 数据手册

与PI6C2502WX相关器件

与PI6C2502WX相关文章

您还可以找

您在本页遇到什么问题？