5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 复用器/解复用器> MC10134LDS
MC10134LDS PDF预览

MC10134LDS

更新时间： 2024-11-04 13:11:15
品牌 Logo 应用领域
摩托罗拉 - MOTOROLA 复用器
页数 文件大小 规格书
5页 73K
描述
Multiplexer, 2-Func, 2 Line Input, ECL10K, CDIP16

阅读下载

中文翻译

获取价格

MC10134LDS 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
Reach Compliance Code：unknown风险等级：5.89
JESD-30 代码：R-XDIP-T16JESD-609代码：e0
逻辑集成电路类型：MULTIPLEXER功能数量：2
输入次数：2端子数量：16
最高工作温度：85 °C最低工作温度：-30 °C
封装主体材料：CERAMIC封装代码：DIP
封装等效代码：DIP16,.3封装形状：RECTANGULAR
封装形式：IN-LINE电源：-5.2 V
子类别：Multiplexer/Demultiplexers表面贴装：NO
技术：ECL10K温度等级：OTHER
端子面层：Tin/Lead (Sn/Pb)端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
Base Number Matches：1

MC10134LDS 数据手册

 浏览型号MC10134LDS的Datasheet PDF文件第2页浏览型号MC10134LDS的Datasheet PDF文件第3页浏览型号MC10134LDS的Datasheet PDF文件第4页浏览型号MC10134LDS的Datasheet PDF文件第5页 
SEMICONDUCTOR TECHNICAL DATA  
The MC10134 is a dual multiplexer with clocked D type latches. Each latch  
may be clocked separately by holding the common clock in the low state, and  
using the clock enable inputs for the clocking function. If the common clock is to  
be used to clock the latch, the clock enable (CE) inputs must be in the low state.  
In this mode, the enable inputs perform the function of controlling the common  
clock (C ).  
C
The data select inputs determine which data input is enabled. A high (H)  
L SUFFIX  
CERAMIC PACKAGE  
CASE 620–10  
level on the A0 input enables data input D12 and a low (L) level on the A0 input  
enables data input D11. A high (H) level on the A1 input enables data input D22  
and a low (L) level on the A1 input enables data input D21.  
Any change on the data input will be reflected at the outputs while the clock is  
low. The outputs are latched on the positive transition of the clock. While the  
clock is in the high state, a change in the information present at the data inputs  
will not affect the output information.  
P SUFFIX  
PLASTIC PACKAGE  
CASE 648–08  
FN SUFFIX  
PLCC  
CASE 775–02  
P
= 225 mW typ/pkg (No Load)  
= 3.0 ns typ  
D
t
pd  
t , t = 2.5 ns typ (20%–80%)  
r f  
DIP  
PIN ASSIGNMENT  
LOGIC DIAGRAM  
V
V
CC2  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
11  
10  
9
CC1  
A0  
6
Q1  
Q2  
A1 11  
Q1  
D11  
D12  
A0  
Q2  
D11  
4
2
3
Q1  
Q1  
D21  
D22  
A1  
D12  
CEO 10  
5
C
7
C
C
C
CEO  
CE1  
15 Q2  
CE1  
9
D21 13  
D22 12  
V
EE  
Pin assignment is for Dual–in–Line Package.  
For PLCC pin assignment, see the Pin Conversion  
Tables on page 6–11 of the Motorola MECL Data  
Book (DL122/D).  
14 Q2  
V
V
V
= PIN 1  
= PIN 16  
= PIN 8  
CC1  
CC2  
EE  
TRUTH TABLE  
C
L
L
L
L
H
A0 D11 D12  
Q
n+1  
L
L
L
L
H
X
X
X
X
X
L
H
L
H
H
X
H
X
H
Q
n
C = C + C  
E
C
3/93  
Motorola, Inc. 1996  
REV 5  
12345

中文翻译

下载PDF

与MC10134LDS相关器件

型号 品牌 获取价格 描述 数据表
MC10134P MOTOROLA

获取价格

 		Dual Multiplexer With Latch
MC10134PD MOTOROLA

获取价格

 		Multiplexer, 2-Func, 2 Line Input, ECL10K, PDIP16
MC10134PDS MOTOROLA

获取价格

 		Multiplexer, 2-Func, 2 Line Input, ECL10K, PDIP16
MC10134PS MOTOROLA

获取价格

 		Multiplexer, 2-Func, 2 Line Input, ECL10K, PDIP16
MC10135 ONSEMI

获取价格

 		Dual J-K Master-Slave Flip-Flop
MC10135_02 ONSEMI

获取价格

 		Dual J-K Master-Slave Flip-Flop
MC10135FN ONSEMI

获取价格

 		Dual J-K Master-Slave Flip-Flop
MC10135FN MOTOROLA

获取价格

 		Dual J-K Master-Slave Flip-Flop
MC10135FNR2 MOTOROLA

获取价格

 		10K SERIES, POSITIVE EDGE TRIGGERED JBAR-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC20, PLA
MC10135FNR2 ONSEMI

获取价格

 		10K SERIES, POSITIVE EDGE TRIGGERED JBAR-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC20, PLA

与MC10134LDS相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证