Datasheet > ICS86004BGLFT

ICS86004BGLFT

更新时间： 2024-02-29 04:57:23

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
13页	1380K
描述
PLL Based Clock Driver, 86004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO16, 4.40 X 5 MM, 0.925 MM HEIGHT, ROHS COMPLIANT, MO-153, TSSOP-16

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ICS86004BGLFT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	4.40 X 5 MM, 0.925 MM HEIGHT, ROHS COMPLIANT, MO-153, TSSOP-16	针数：	16
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.21
其他特性：	ALSO OPERATES AT 3.3V SUPPLY	系列：	86004
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e3	长度：	5 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	湿度敏感等级：	1
功能数量：	1	反相输出次数：
端子数量：	16	实输出次数：	4
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP16,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
电源：	2.5/3.3 V	Prop。Delay @ Nom-Sup：	6.5 ns
传播延迟（tpd）：	6.5 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.065 ns	座面最大高度：	1.2 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
最小 fmax：	31.25 MHz	Base Number Matches：	1

ICS86004BGLFT 数据手册

15.625MHZ TO 62.5MHZ, 1:4 LVCMOS/

LVTTL ZERO DELAY CLOCK BUFFER

ICS86004

FEATURES

GENERAL DESCRIPTION

• Four LVCMOS/LVTTL outputs, 7Ω typical output impedance

• Single LVCMOS/LVTTL clock input

The ICS86004 is a high performance 1:4

ICS

HiPerClockS™

LVCMOS/LVTTL Clock Buffer and a member of

the HiPerClockS™ family of High Performance

Clock Solutions from IDT. The ICS86004 has a

fully integrated PLL and can be configured as zero

• CLK accepts the following input levels: LVCMOS or LVTTL

• Output frequency range: 15.625MHz to 62.5MHz

• Input frequency range: 15.625MHz to 62.5MHz

• VCO range: 250MHz to 500MHz

delay buffer and has an input and output frequency range of

15.625MHz to 62.5MHz. The VCO operates at a frequency

range of 250MHz to 500MHz. The external feedback allows the

device to achieve “zero delay” between the input clock and the

output clocks. The PLL_SEL pin can be used to bypass the

PLL for system test and debug purposes. In bypass mode, the

reference clock is routed around the PLL and into the internal

output divider.

• External feedback for “zero delay” clock regeneration

with configurable frequencies

• Fully integrated PLL

• Cycle-to-cycle jitter: 65ps (maximum)

• Output skew: 65ps (maximum)

• Full 3.3V or 2.5V, or 3.3V core/2.5V output operating supply

• 0°C to 70° ambient operating temperature

• Available in both standard and lead-free RoHS compliant

packages

BLOCK DIAGRAM

PIN ASSIGNMENT

PLL_SEL

GND

F_SEL

V^DD

CLK

GND

V^DDA

V^DDO

GND

V^DDO

FB_IN

PLL_SEL

÷8, ÷16

PLL

CLK

1:1

FB_IN

ICS86004

16-Lead TSSOP

4.4mm x 5.0mm x 0.925mm package body

G Package

Top View

F_SEL

IDT^™/ ICS^™LVCMOS ZERO DELAY CLOCK BUFFER

ICS86004 REV B JUNE 21, 2006

12 3 4 5 6 7...13

下载PDF

与ICS86004BGLFT相关器件

型号	品牌	描述	获取价格	数据表
ICS86004BGT	IDT	PLL Based Clock Driver, 86004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO16, 4.40	获取价格
ICS86004G-01	IDT	PLL Based Clock Driver, 86004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO16, 4.40	获取价格
ICS86004G-01LF	IDT	PLL Based Clock Driver, 86004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO16, 4.40	获取价格
ICS86004G-01LFT	IDT	暂无描述	获取价格
ICS86004G-01T	IDT	PLL Based Clock Driver, 86004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO16, 4.40	获取价格
ICS8602	ICSI	ZERO DELAY, DIFFERENTIAL-TO-LVCMOS/LVTTL	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS86004BGLFT

ICS86004BGLFT 技术参数

ICS86004BGLFT 数据手册

与ICS86004BGLFT相关器件

与ICS86004BGLFT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS86004BGLFT

ICS86004BGLFT 技术参数

ICS86004BGLFT 数据手册

与ICS86004BGLFT相关器件

与ICS86004BGLFT相关文章

您还可以找

您在本页遇到什么问题？