Datasheet > ICS507-01-DPKLF

ICS507-01-DPKLF

更新时间： 2024-11-01 14:51:19

品牌	Logo	应用领域
艾迪悌 - IDT		时钟外围集成电路晶体
页数	文件大小	规格书
5页	62K
描述
Clock Generator, 200MHz, CMOS, DIE

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ICS507-01-DPKLF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	DIE
包装说明：	DIE	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.5	JESD-30 代码：	X-XUUC-N
JESD-609代码：	e3	最高工作温度：	70 °C
最低工作温度：		最大输出时钟频率：	200 MHz
封装主体材料：	UNSPECIFIED	封装代码：	DIE
封装形状：	UNSPECIFIED	封装形式：	UNCASED CHIP
峰值回流温度（摄氏度）：	260	主时钟/晶体标称频率：	52 MHz
认证状态：	Not Qualified	最大供电电压：	5.5 V
最小供电电压：	3 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	MATTE TIN
端子形式：	NO LEAD	端子位置：	UPPER
处于峰值回流温度下的最长时间：	30	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER
Base Number Matches：	1

ICS507-01-DPKLF 数据手册

ICS507-01

PECL Clock Synthesizer

Description

Features

• Packaged as 16 pin narrow SOIC

• Input crystal frequency of 5 - 27 MHz

• Input clock frequency of 5 - 52 MHz

• Enable usage of common low-cost crystal

• Differential PECL output clock frequencies up

to 200 MHz

The ICS507-01 is an inexpensive, simple way

to generate a low jitter 155.52 MHz (or other high

speed) differential PECL clock output from a low

frequency crystal input. Using Phase-Locked-Loop

(PLL) techniques, the devices use a standard

fundamental mode crystal to produce output clocks up

to 200 MHz.

• Duty cycle of 49/51

Stored in each chip’s ROM is the ability to generate a

selection of different multiples of the input reference

frequency, including an exact 155.52 MHz clock from

common crystals. For lowest jitter and phase noise on

a 155.52 MHz clock, a 19.44 MHz crystal and the x8

selection can be used.

• Operation voltage of 3.3 V or 5.0 V (±5%)

• Ideal for SONET applications and oscillator

manufacturers

• Available in die form

• Industrial temperature versions available

• ICS507-02 is no longer available

This product is intended for clock generation. It has low

output jitter (variation in the output period), but input to

output skew and jitter are not defined nor guaranteed.

Block Diagram

1.1kW

GND

VDD

RES

270

Output

Buffer

PECL

S0:1

Clock Synthesis

and

Control Circuitry

62W

VDD

Crystal

clock

Clock

Buffer/

Crystal

62W

Output

Buffer

PECL

Oscillator

270W

Output Enable

(both outputs)

Output resistor values shown are for unterminated lines. Refer to MAN09 for additional information.

MDS 507 H

Revision 092503

Integrated Circuit Systems, Inc. • 525 Race Street • San Jose •CA •95126• (408)295-9800tel • www.icst.com

12 3 4 5

中文翻译

下载PDF

与ICS507-01-DPKLF相关器件

型号	品牌	获取价格	描述	数据表
ICS507-01-DSW	ICSI	获取价格	PECL Clock Synthesizer
ICS507-01-DSWLF	IDT	获取价格	Clock Generator, 200MHz, CMOS, WAFER
ICS507-01-DWF	ICSI	获取价格	PECL Clock Synthesizer
ICS507-01-DWFLF	IDT	获取价格	Clock Generator, 200MHz, CMOS, DIE
ICS507M-01	ICSI	获取价格	PECL Clock Synthesizer
ICS507M-01DPKLF	IDT	获取价格	Clock Generator, 200MHz, DIE
ICS507M-01DSW	IDT	获取价格	Clock Generator, 200MHz, DIE
ICS507M-01DSWLF	IDT	获取价格	Clock Generator, 200MHz, DIE
ICS507M-01DWF	IDT	获取价格	Clock Generator, 200MHz, DIE
ICS507M-01I	ICSI	获取价格	PECL Clock Synthesizer

与ICS507-01-DPKLF相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

22
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

23
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

46
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

54

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS507-01-DPKLF

ICS507-01-DPKLF 技术参数

ICS507-01-DPKLF 数据手册

与ICS507-01-DPKLF相关器件

与ICS507-01-DPKLF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS507-01-DPKLF

ICS507-01-DPKLF 技术参数

ICS507-01-DPKLF 数据手册

与ICS507-01-DPKLF相关器件

与ICS507-01-DPKLF相关文章

您还可以找

您在本页遇到什么问题？