5秒后页面跳转
捷配首页

Datasheet > CY7C1010DV33-10ZSXI
CY7C1010DV33-10ZSXI PDF预览

CY7C1010DV33-10ZSXI

更新时间： 2024-09-17 05:09:31
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
7页 353K
描述
2-Mbit (256K x 8)Static RAM

阅读下载

中文翻译

获取价格

CY7C1010DV33-10ZSXI 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：TSOP2
包装说明：TSOP2, TSOP44,.46,32针数：44
Reach Compliance Code：compliantECCN代码：3A991.B.2.B
HTS代码：8542.32.00.41Factory Lead Time：1 week
风险等级：1.96最长访问时间：10 ns
I/O 类型：COMMONJESD-30 代码：R-PDSO-G44
JESD-609代码：e4长度：18.415 mm
内存密度：2097152 bit内存集成电路类型：STANDARD SRAM
内存宽度：8湿度敏感等级：3
功能数量：1端子数量：44
字数：262144 words字数代码：256000
工作模式：ASYNCHRONOUS最高工作温度：85 °C
最低工作温度：-40 °C组织：256KX8
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TSOP2封装等效代码：TSOP44,.46,32
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE
并行/串行：PARALLEL峰值回流温度（摄氏度）：260
电源：3.3 V认证状态：Not Qualified
座面最大高度：1.2 mm最大待机电流：0.01 A
最小待机电流：2 V子类别：SRAMs
最大压摆率：0.09 mA最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：0.8 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
宽度：10.16 mmBase Number Matches：1

CY7C1010DV33-10ZSXI 数据手册

 浏览型号CY7C1010DV33-10ZSXI的Datasheet PDF文件第2页浏览型号CY7C1010DV33-10ZSXI的Datasheet PDF文件第3页浏览型号CY7C1010DV33-10ZSXI的Datasheet PDF文件第4页浏览型号CY7C1010DV33-10ZSXI的Datasheet PDF文件第5页浏览型号CY7C1010DV33-10ZSXI的Datasheet PDF文件第6页浏览型号CY7C1010DV33-10ZSXI的Datasheet PDF文件第7页 
CY7C1010DV33  
2-Mbit (256K x 8)Static RAM  
Features  
Functional Description[1]  
• Pin and function compatible with CY7C1010CV33  
• High speed  
The CY7C1010DV33 is a high-performance CMOS Static  
RAM organized as 256K words by 8 bits. Easy memory  
expansion is provided by an active LOW Chip Enable (CE), an  
active LOW Output Enable (OE), and three-state drivers.  
Writing to the device is accomplished by taking Chip Enable  
(CE) and Write Enable (WE) inputs LOW. Data on the eight I/O  
pins (I/O0 through I/O7) is then written into the location  
specified on the address pins (A0 through A17).  
— tAA = 10 ns  
• Low active power  
— ICC = 90 mA @ 10 ns  
• Low CMOS standby power  
— ISB2 = 10 mA  
• 2.0V data retention  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
• Easy memory expansion with CE and OE features  
• Available in Lead-Free 44-pin TSOP II package  
Reading from the device is accomplished by taking Chip  
Enable (CE) and Output Enable (OE) LOW while forcing Write  
Enable (WE) HIGH. Under these conditions, the contents of  
the memory location specified by the address pins will appear  
on the I/O pins.  
The eight input/output pins (I/O0 through I/O7) are placed in a  
high-impedance state when the device is deselected (CE  
HIGH), the outputs are disabled (OE HIGH), or during a Write  
operation (CE LOW, and WE LOW).  
The CY7C1010DV33 is available in standard 44-pin TSOP II  
package with center power and ground (revolutionary) pinout.  
Logic Block Diagram  
Pin Configuration  
TSOP II  
Top View  
44  
1
NC  
NC  
NC  
NC  
NC  
A5  
A6  
A7  
43  
42  
41  
40  
39  
38  
2
3
4
5
6
A
4
A
3
2
A
I/O  
A1  
A0  
0
INPUT BUFFER  
A8  
7
37  
36  
35  
34  
33  
A
0
CE  
8
OE  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
1
A
1
I/O  
9
0
7
A
2
10  
11  
12  
13  
I/O  
I/O  
SS  
1
6
2
A
3
V
V
CC  
A
4
V
V
SS  
CC  
A
5
3
4
5
256K x 8  
ARRAY  
32  
I/O  
I/O  
2
5
4
A
6
31  
30  
29  
28  
I/O  
A9  
I/O  
14  
15  
16  
A
3
7
WE  
A17  
A16 17  
A
8
9
A
A10  
A11  
A
10  
18  
27  
26  
25  
A
12  
A
15  
19  
A
NC  
NC  
NC  
14  
A
6
7
POWER  
DOWN  
20  
21  
22  
COLUMN  
DECODER  
13  
CE  
NC  
NC  
24  
23  
I/O  
WE  
NC  
OE  
Selection Guide  
–10  
10  
Unit  
ns  
Maximum Access Time  
Maximum Operating Current  
90  
mA  
mA  
Maximum CMOS Standby Current  
10  
Note:  
1. For guidelines on SRAM system design, please refer to the System Design Guidelines Cypress application note, available on the internet at www.cypress.com  
Cypress Semiconductor Corporation  
Document #: 001-00062 Rev. *A  
•
198 Champion Court  
•
San Jose, CA 95134-1709  
•
408-943-2600  
Revised April 17, 2006  
[+] Feedback  
1234567

中文翻译

下载PDF

与CY7C1010DV33-10ZSXI相关器件

型号 品牌 获取价格 描述 数据表
CY7C1010DV33-10ZSXIT INFINEON

获取价格

 		Asynchronous SRAM
CY7C1011BV33 CYPRESS

获取价格

 		128K x 16 Static RAM
CY7C1011BV33-10ZC CYPRESS

获取价格

 		Standard SRAM, 128KX16, 10ns, CMOS, PDSO44, TSOP2-44
CY7C1011BV33-12ZC CYPRESS

获取价格

 		128K x 16 Static RAM
CY7C1011BV33-12ZI CYPRESS

获取价格

 		128K x 16 Static RAM
CY7C1011BV33-15ZC CYPRESS

获取价格

 		128K x 16 Static RAM
CY7C1011BV33-15ZCT CYPRESS

获取价格

 		Standard SRAM, 128KX16, 15ns, CMOS, PDSO44, TSOP2-44
CY7C1011BV33-15ZI CYPRESS

获取价格

 		128K x 16 Static RAM
CY7C1011BV33L-10ZC CYPRESS

获取价格

 		Standard SRAM, 128KX16, 10ns, CMOS, PDSO44, TSOP2-44
CY7C1011CV33 CYPRESS

获取价格

 		128K x 16 Static RAM

与CY7C1010DV33-10ZSXI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证