5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> CDCLVD1204RGTR
CDCLVD1204RGTR PDF预览

CDCLVD1204RGTR

更新时间： 2024-11-29 12:33:07
品牌 Logo 应用领域
德州仪器 - TI 时钟驱动器逻辑集成电路PC
页数 文件大小 规格书
20页 756K
描述
2:4 Low Additive Jitter LVDS Buffer

阅读下载

中文翻译

获取价格

CDCLVD1204RGTR 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：QFN
包装说明：QFN-16针数：16
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：1 week
风险等级：1.7Samacsys Confidence：3
Samacsys Status：ReleasedSamacsys PartID：605448
Samacsys Pin Count：17Samacsys Part Category：Integrated Circuit
Samacsys Package Category：Quad Flat No-LeadSamacsys Footprint Name：RGT001
Samacsys Released Date：2017-01-12 12:59:53Is Samacsys：N
系列：CDC输入调节：DIFFERENTIAL MUX
JESD-30 代码：S-PQCC-N16JESD-609代码：e4
长度：3 mm逻辑集成电路类型：LOW SKEW CLOCK DRIVER
湿度敏感等级：2功能数量：1
反相输出次数：端子数量：16
实输出次数：4最高工作温度：85 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：HVQCCN封装等效代码：LCC16,.12SQ,20
封装形状：SQUARE封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
包装方法：TR峰值回流温度（摄氏度）：260
电源：2.5 VProp。Delay @ Nom-Sup：2.5 ns
传播延迟（tpd）：2.5 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.02 ns座面最大高度：1 mm
子类别：Clock Drivers最大供电电压 (Vsup)：2.625 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：NO LEAD
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：3 mm
最小 fmax：800 MHzBase Number Matches：1

CDCLVD1204RGTR 数据手册

 浏览型号CDCLVD1204RGTR的Datasheet PDF文件第2页浏览型号CDCLVD1204RGTR的Datasheet PDF文件第3页浏览型号CDCLVD1204RGTR的Datasheet PDF文件第4页浏览型号CDCLVD1204RGTR的Datasheet PDF文件第5页浏览型号CDCLVD1204RGTR的Datasheet PDF文件第6页浏览型号CDCLVD1204RGTR的Datasheet PDF文件第7页 
CDCLVD1204  
www.ti.com  
SCAS898A –MAY 2010–REVISED JUNE 2010  
2:4 Low Additive Jitter LVDS Buffer  
Check for Samples: CDCLVD1204  
1
FEATURES  
DESCRIPTION  
•
2:4 Differential Buffer  
The CDCLVD1204 clock buffer distributes one of two  
selectable clock inputs, (IN0, IN1), to 4 pairs of  
differential LVDS clock outputs (OUT0, OUT3) with  
minimum skew for clock distribution. The  
CDCLVD1204 can accept two clock sources into an  
input multiplexer. The inputs can either be LVDS,  
LVPECL, or LVCMOS.  
•
Low Additive Jitter: <300 fs RMS in 10-kHz to  
20-MHz  
•
•
Low Output Skew of 20 ps (Max)  
Universal Inputs Accept LVDS, LVPECL, and  
LVCMOS  
•
•
Selectable Clock Inputs through Control Pin  
The CDCLVD1204 is specifically designed for driving  
50 Ω transmission lines. In case of driving the inputs  
in single ended mode, the appropriate bias voltage  
(VAC_REF) should be applied to the unused negative  
input pin.  
4 LVDS Outputs, ANSI EAI/TIA-644A Standard  
Compatible  
•
•
•
Clock Frequency up to 800 MHz  
2.375 V–2.625 V Device Power Supply  
The IN_SEL pin selects the input which is routed to  
the outputs. If this pin is left open it disables the  
outputs (static). The part supports a fail safe function.  
The device incorporates an input hysteresis which  
prevents random oscillation of the outputs in the  
absence of an input signal.  
LVDS Reference Voltage, VAC_REF, Available for  
Capacitive Coupled Inputs  
•
•
•
Industrial Temperature Range: –40°C to 85°C  
Packaged in 3 mm × 3 mm 16-Pin QFN (RGT)  
ESD Protection Exceeds 3 kV HBM, 1 kV CDM  
The device operates in 2.5V supply environment and  
is characterized from –40°C to 85°C (ambient  
temperature). The CDCLVD1204 is packaged in  
small 16-pin, 3-mm × 3-mm QFN package.  
APPLICATIONS  
•
•
•
•
•
Telecommunications/Networking  
Medical Imaging  
Test and Measurement Equipment  
Wireless Communications  
General Purpose Clocking  
ASIC  
PHY1  
PHY2  
156.25 MHz  
Oscillator  
(156.25  
MHz)  
CDCLVD1204  
LVDS Buffer  
IN_SEL  
FPGA  
Figure 1. Application Example  
1
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas  
Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of the Texas  
Instruments standard warranty. Production processing does not  
necessarily include testing of all parameters.  
Copyright © 2010, Texas Instruments Incorporated  
 
1234567...20

中文翻译

下载PDF

CDCLVD1204RGTR 替代型号

型号 品牌 替代类型 描述 数据表
CDCLVD1213RGTT TI

完全替代

 1:4 Low Additive Jitter LVDS Buffer With Divider
CDCLVD1204RGTT TI

完全替代

 2:4 Low Additive Jitter LVDS Buffer
CDCLVD1213RGTR TI

类似代替

 1:4 Low Additive Jitter LVDS Buffer With Divider

与CDCLVD1204RGTR相关器件

型号 品牌 获取价格 描述 数据表
CDCLVD1204RGTT TI

获取价格

 		2:4 Low Additive Jitter LVDS Buffer
CDCLVD1208 TI

获取价格

 		2:8 Low Additive Jitter LVDS Buffer
CDCLVD1208RHDR TI

获取价格

 		2:8 Low Additive Jitter LVDS Buffer
CDCLVD1208RHDT TI

获取价格

 		2:8 Low Additive Jitter LVDS Buffer
CDCLVD1212 TI

获取价格

 		2:12 Low Additive Jitter LVDS Buffer
CDCLVD1212RHAR TI

获取价格

 		2:12 Low Additive Jitter LVDS Buffer
CDCLVD1212RHAT TI

获取价格

 		2:12 Low Additive Jitter LVDS Buffer
CDCLVD1213 TI

获取价格

 		1:4 Low Additive Jitter LVDS Buffer With Divider
CDCLVD1213RGTR TI

获取价格

 		1:4 Low Additive Jitter LVDS Buffer With Divider
CDCLVD1213RGTT TI

获取价格

 		1:4 Low Additive Jitter LVDS Buffer With Divider

与CDCLVD1204RGTR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证