5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> CDCLVD1212RHAT
CDCLVD1212RHAT PDF预览

CDCLVD1212RHAT

更新时间： 2024-11-26 12:42:59
品牌 Logo 应用领域
德州仪器 - TI 时钟驱动器逻辑集成电路PC
页数 文件大小 规格书
20页 707K
描述
2:12 Low Additive Jitter LVDS Buffer

阅读下载

中文翻译

获取价格

CDCLVD1212RHAT 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：QFN
包装说明：VQFN-40针数：40
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：12 weeks
风险等级：1.7Samacsys Confidence：4
Samacsys Status：ReleasedSamacsys PartID：624850
Samacsys Pin Count：41Samacsys Part Category：Integrated Circuit
Samacsys Package Category：Quad Flat No-LeadSamacsys Footprint Name：RHA (S-PVQFN-N40)_1
Samacsys Released Date：2017-07-05 16:50:31Is Samacsys：N
系列：CDC输入调节：MUX
JESD-30 代码：S-PQCC-N40JESD-609代码：e4
长度：6 mm逻辑集成电路类型：LOW SKEW CLOCK DRIVER
湿度敏感等级：3功能数量：1
反相输出次数：端子数量：40
实输出次数：12最高工作温度：85 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：HVQCCN封装等效代码：LCC40,.24SQ,20
封装形状：SQUARE封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
包装方法：TR峰值回流温度（摄氏度）：260
电源：2.5 VProp。Delay @ Nom-Sup：2.5 ns
传播延迟（tpd）：2.5 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.05 ns座面最大高度：1 mm
子类别：Clock Drivers最大供电电压 (Vsup)：2.625 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：NO LEAD
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：6 mm
最小 fmax：800 MHzBase Number Matches：1

CDCLVD1212RHAT 数据手册

 浏览型号CDCLVD1212RHAT的Datasheet PDF文件第2页浏览型号CDCLVD1212RHAT的Datasheet PDF文件第3页浏览型号CDCLVD1212RHAT的Datasheet PDF文件第4页浏览型号CDCLVD1212RHAT的Datasheet PDF文件第5页浏览型号CDCLVD1212RHAT的Datasheet PDF文件第6页浏览型号CDCLVD1212RHAT的Datasheet PDF文件第7页 
CDCLVD1212  
www.ti.com  
SCAS901B –SEPTEMBER 2010–REVISED JANUARY 2011  
2:12 Low Additive Jitter LVDS Buffer  
Check for Samples: CDCLVD1212  
1
FEATURES  
DESCRIPTION  
•
2:12 Differential Buffer  
•
Low Additive Jitter: <300 fs RMS in  
10 kHz to 20 MHz  
The CDCLVD1212 clock buffer distributes one of two  
selectable clock inputs (IN0, IN1) to 12 pairs of  
differential LVDS clock outputs (OUT0, OUT11) with  
minimum skew for clock distribution. The  
CDCLVD1212 can accept two clock sources into an  
input multiplexer. The inputs can either be LVDS,  
LVPECL, or LVCMOS.  
•
•
Low Output Skew of 50 ps (Max)  
Universal Inputs Accept LVDS, LVPECL,  
LVCMOS  
•
•
Selectable Clock Inputs Through Control Pin  
12 LVDS Outputs, ANSI EIA/TIA-644A Standard  
Compatible  
The CDCLVD1212 is specifically designed for driving  
50 Ω transmission lines. If driving the inputs in single  
ended mode, the appropriate bias voltage (VAC_REF  
should be applied to the unused negative input pin.  
)
•
•
•
Clock Frequency up to 800 MHz  
2.375–2.625 V Device Power Supply  
The IN_SEL pin selects the input which is routed to  
the outputs. If this pin is left open it disables the  
outputs (static). The part supports a fail safe function.  
It incorporates an input hysteresis, which prevents  
random oscillation of the outputs in absence of an  
input signal.  
LVDS Reference Voltage, VAC_REF, Available for  
Capacitive Coupled Inputs  
•
•
•
Industrial Temperature Range –40°C to 85°C  
Packaged in 6mm × 6mm 40-Pin QFN (RHA)  
ESD Protection Exceeds 3 kV HBM, 1 kV CDM  
The device operates in 2.5 V supply environment and  
is characterized from –40°C to 85°C (ambient  
temperature). The CDCLVD1212 is packaged in  
small 40-pin, 6mm × 6mm QFN package.  
APPLICATIONS  
•
•
•
•
•
Telecommunications/Networking  
Medical Imaging  
Test and Measurement Equipment  
Wireless Communications  
General Purpose Clocking  
125 MHz  
125 MHz  
Oscillator  
CDCLVD1212  
PHY12  
LVDS Buffer  
IN_SEL  
Figure 1. Application Example  
1
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas  
Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of the Texas  
Instruments standard warranty. Production processing does not  
necessarily include testing of all parameters.  
Copyright © 2010–2011, Texas Instruments Incorporated  
 
1234567...20

中文翻译

下载PDF

CDCLVD1212RHAT 替代型号

型号 品牌 替代类型 描述 数据表
CDCLVD1212RHAR TI

完全替代

 2:12 Low Additive Jitter LVDS Buffer
8SLVD1212NLGI/W IDT

类似代替

 1:12, LVDS Output Fanout Buffer
8SLVD1212NLGI IDT

类似代替

 1:12, LVDS Output Fanout Buffer

与CDCLVD1212RHAT相关器件

型号 品牌 获取价格 描述 数据表
CDCLVD1213 TI

获取价格

 		1:4 Low Additive Jitter LVDS Buffer With Divider
CDCLVD1213RGTR TI

获取价格

 		1:4 Low Additive Jitter LVDS Buffer With Divider
CDCLVD1213RGTT TI

获取价格

 		1:4 Low Additive Jitter LVDS Buffer With Divider
CDCLVD1216 TI

获取价格

 		2:16 Low Additive Jitter LVDS Buffer
CDCLVD1216RGZR TI

获取价格

 		2:16 Low Additive Jitter LVDS Buffer
CDCLVD1216RGZT TI

获取价格

 		2:16 Low Additive Jitter LVDS Buffer
CDCLVD2102 TI

获取价格

 		Dual 1:2 Low Additive Jitter LVDS Buffer
CDCLVD2102RGTR TI

获取价格

 		Dual 1:2 Low Additive Jitter LVDS Buffer
CDCLVD2102RGTT TI

获取价格

 		Dual 1:2 Low Additive Jitter LVDS Buffer
CDCLVD2104 TI

获取价格

 		Dual 1:4 Low Additive Jitter LVDS Buffer

与CDCLVD1212RHAT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证