CDCLVD2104RHDR

更新时间： 2024-11-26 12:42:59

品牌	Logo	应用领域
德州仪器 - TI		/
页数	文件大小	规格书
21页	782K
描述
Dual 1:4 Low Additive Jitter LVDS Buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CDCLVD2104RHDR 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFN
包装说明：	HVQCCN, LCC28,.2SQ,20	针数：	28
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
Factory Lead Time：	6 weeks	风险等级：	1.36
Samacsys Description：	Low Jitter, Dual 1:4 Universal-to-LVDS Buffer	系列：	CDC
输入调节：	DIFFERENTIAL	JESD-30 代码：	S-PQCC-N28
JESD-609代码：	e4	长度：	5 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	湿度敏感等级：	2
功能数量：	2	反相输出次数：
端子数量：	28	实输出次数：	4
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	HVQCCN
封装等效代码：	LCC28,.2SQ,20	封装形状：	SQUARE
封装形式：	CHIP CARRIER	包装方法：	TR
峰值回流温度（摄氏度）：	260	电源：	2.5 V
Prop。Delay @ Nom-Sup：	2.5 ns	传播延迟（tpd）：	2.5 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.035 ns
座面最大高度：	1 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	2.625 V	最小供电电压 (Vsup)：	2.375 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	5 mm	最小 fmax：	800 MHz

CDCLVD2104RHDR 数据手册

CDCLVD2104

www.ti.com

SCAS903A –JUNE 2010–REVISED AUGUST 2010

Dual 1:4 Low Additive Jitter LVDS Buffer

Check for Samples: CDCLVD2104

FEATURES

DESCRIPTION

•

Dual 1:4 Differential Buffer

•

Low Additive Jitter <300 fs, RMS in

10 kHz to 20 MHz

The CDCLVD2104 clock buffer distributes two clock

inputs (IN0, IN1) to a total of 8 pairs of differential

LVDS clock outputs (OUT0, OUT7). Each buffer block

consists of one input and 4 LVDS outputs. The inputs

can either be LVDS, LVPECL, or LVCMOS.

•

Low Within Bank Output Skew of 35ps (Max)

Universal Inputs Accept LVDS, LVPECL,

LVCMOS

The CDCLVD2104 is specifically designed for driving

50-Ω transmission lines. If the input is in single ended

mode, the appropriate bias voltage (V_{AC_REF}) should

be applied to the unused negative input pin.

•

One Input Dedicated for Four Output Buffers

8 LVDS Outputs, ANSI EIA/TIA-644A Standard

Compatible

•

Clock Frequency up to 800 MHz

2.375–2.625V Device Power Supply

Using the control pin (EN), outputs can be either

disabled or enabled. If the EN pin is left open two

buffers with all outputs are enabled, if switched to a

logical "0" both buffers with all outputs are disabled

(static logical “0”), if switched to a logical "1", one

buffer with four outputs is disabled and another buffer

with four outputs is enabled. The part supports a fail

safe function. It incorporates an input hysteresis,

which prevents random oscillation of the outputs in

absence of an input signal.

LVDS Reference Voltage, V_{AC_REF}, Available for

Capacitive Coupled Inputs

•

Industrial Temperature Range –40°C to 85°C

Packaged in 5mm × 5mm 28-Pin QFN (RHD)

ESD Protection Exceeds 3 kV HBM, 1 kV CDM

APPLICATIONS

The device operates in 2.5V supply environment and

is characterized from –40°C to 85°C (ambient

temperature). The CDCLVD2104 is packaged in

small 28-pin, 5-mm × 5-mm QFN package.

•

Telecommunications/Networking

Medical Imaging

Test and Measurement Equipment

Wireless Communications

General Purpose Clocking

200 MHz

PHY

DAC4

Clock

Generator

CDCLVD2104

100 MHz

PHY

ADC4

Figure 1. Application Example

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas

Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of the Texas

Instruments standard warranty. Production processing does not

necessarily include testing of all parameters.

12 3 4 5 6 7...21

中文翻译

下载PDF

CDCLVD2104RHDR 替代型号

型号	品牌	替代类型	描述	数据表
CDCLVD2104RHDT	TI	类似代替	Dual 1:4 Low Additive Jitter LVDS Buffer

与CDCLVD2104RHDR相关器件

型号	品牌	获取价格	描述	数据表
CDCLVD2104RHDT	TI	获取价格	Dual 1:4 Low Additive Jitter LVDS Buffer
CDCLVD2106	TI	获取价格	Dual 1:6 Low Additive Jitter LVDS Buffer
CDCLVD2106_14	TI	获取价格	Dual 1:6 Low Additive Jitter LVDS Buffer
CDCLVD2106RHAR	TI	获取价格	Dual 1:6 Low Additive Jitter LVDS Buffer
CDCLVD2106RHAT	TI	获取价格	Dual 1:6 Low Additive Jitter LVDS Buffer
CDCLVD2108	TI	获取价格	Dual 1:8 Low Additive Jitter LVDS Buffer
CDCLVD2108RGZR	TI	获取价格	Dual 1:8 Low Additive Jitter LVDS Buffer
CDCLVD2108RGZT	TI	获取价格	Dual 1:8 Low Additive Jitter LVDS Buffer
CDCLVP110	TI	获取价格	LOW-VOLTAGE 1:10 LVPECL/HSTL WITH SELECTABLE INPUT CLOCK DRIVER
CDCLVP1102	TI	获取价格	Two LVPECL Output, High-Performance Clock Buffer

与CDCLVD2104RHDR相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

45
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

34
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

62
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

59

产品中心

服务支持

精选活动

关于我们

帮助中心

CDCLVD2104RHDR

CDCLVD2104RHDR 技术参数

CDCLVD2104RHDR 数据手册

CDCLVD2104RHDR 替代型号

与CDCLVD2104RHDR相关器件

与CDCLVD2104RHDR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CDCLVD2104RHDR

CDCLVD2104RHDR 技术参数

CDCLVD2104RHDR 数据手册

CDCLVD2104RHDR 替代型号

与CDCLVD2104RHDR相关器件

与CDCLVD2104RHDR相关文章

您还可以找

您在本页遇到什么问题？