Datasheet > 74LVT08D

74LVT08D

更新时间： 2024-09-26 11:10:15

品牌	Logo	应用领域
安世 - NEXPERIA		信息通信管理光电二极管逻辑集成电路
页数	文件大小	规格书
10页	208K
描述
3.3 V Quad 2-input AND gateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVT08D 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	SOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.64
Is Samacsys：	N	系列：	LVT
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e4
长度：	8.65 mm	逻辑集成电路类型：	AND GATE
湿度敏感等级：	1	功能数量：	4
输入次数：	2	端子数量：	14
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	4.8 ns
座面最大高度：	1.75 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2.7 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	BICMOS
温度等级：	INDUSTRIAL	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	3.9 mm	Base Number Matches：	1

74LVT08D 数据手册

74LVT08

3.3 V Quad 2-input AND gate

Rev. 4 — 27 July 2021

Product data sheet

1. General description

The 74LVT08 is a quad 2-input AND gate. This device is fully specified for partial power down

applications using I_OFF. The I_OFFcircuitry disables the output, preventing the potentially damaging

backflow current through the device when it is powered down.

2. Features and benefits

•

Wide supply voltage range from 2.7 V to 3.6 V

•

Overvoltage tolerant inputs to 5.5 V

BiCMOS high speed and output drive

Output capability: +64 mA and -32 mA

Direct interface with TTL levels

No bus current loading when output is tied to 5 V bus

Power-up 3-state

I_OFFcircuitry provides partial Power-down mode operation

Latch-up performance exceeds 500 mA per JESD 78 Class II Level B

Complies with JEDEC standard: JESD8C (2.7 V to 3.6 V)

ESD protection:

•

HBM JESD22-A114E exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

•

Specified from -40 °C to 85 °C

3. Ordering information

Table 1. Ordering information

Type number Package

Temperature range Name

Description

Version

74LVT08D

-40 °C to +85 °C

SO14

plastic small outline package; 14 leads;

body width 3.9 mm

SOT108-1

74LVT08PW

-40 °C to +85 °C

TSSOP14

plastic thin shrink small outline package; 14 leads;

body width 4.4 mm

SOT402-1

12 3 4 5 6 7...10

中文翻译

下载PDF

与74LVT08D相关器件

型号	品牌	获取价格	描述	数据表
74LVT08D,118	NXP	获取价格	74LVT08 - 3.3 V Quad 2-input AND gate SOIC 14-Pin
74LVT08DB	NXP	获取价格	3.3V Quad 2-input AND gate
74LVT08DB,112	NXP	获取价格	74LVT08 - 3.3 V Quad 2-input AND gate SSOP1 14-Pin
74LVT08DB-T	ETC	获取价格	Quad 2-input AND Gate
74LVT08D-T	ETC	获取价格	Quad 2-input AND Gate
74LVT08PW	NXP	获取价格	3.3V Quad 2-input AND gate
74LVT08PW	NEXPERIA	获取价格	3.3 V Quad 2-input AND gateProduction
74LVT08PW,112	NXP	获取价格	74LVT08 - 3.3 V Quad 2-input AND gate TSSOP 14-Pin
74LVT08PW,118	NXP	获取价格	74LVT08 - 3.3 V Quad 2-input AND gate TSSOP 14-Pin
74LVT08PWDH	NXP	获取价格	3.3V Quad 2-input AND gate

与74LVT08D相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

11
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

14
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

81
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

72

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT08D

74LVT08D 技术参数

74LVT08D 数据手册

与74LVT08D相关器件

与74LVT08D相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT08D

74LVT08D 技术参数

74LVT08D 数据手册

与74LVT08D相关器件

与74LVT08D相关文章

您还可以找

您在本页遇到什么问题？