Datasheet > 74LVT10PW,112

74LVT10PW,112

更新时间： 2024-09-25 14:32:23

品牌	Logo	应用领域
恩智浦 - NXP		栅信息通信管理光电二极管逻辑集成电路触发器
页数	文件大小	规格书
10页	89K
描述
74LVT10 - 3.3 V Triple 3-input NAND gate TSSOP 14-Pin

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

74LVT10PW,112 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	TSSOP, TSSOP14,.25
针数：	14	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.78
系列：	LVT	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	NAND GATE
最大I（ol）：	0.032 A	湿度敏感等级：	1
功能数量：	3	输入次数：	3
端子数量：	14	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP14,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：	TUBE	峰值回流温度（摄氏度）：	260
电源：	3.3 V	最大电源电流（ICC）：	2 mA
Prop。Delay @ Nom-Sup：	5.2 ns	传播延迟（tpd）：	4.4 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	1.1 mm	子类别：	Gates
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2.7 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	BICMOS	温度等级：	INDUSTRIAL
端子面层：	NICKEL PALLADIUM GOLD	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
Base Number Matches：	1

INTEGRATED CIRCUITS

74LVT10

3.3V Triple 3-input NAND gate

Product specification

IC24 Data Handbook

1996 May 29

Philips

Semiconductors

12 3 4 5 6 7...10

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
74LVT10PWDH	NXP	获取价格	3.3V Triple 3-input NAND gate
74LVT10PWDH-T	NXP	获取价格	IC LVT SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 4.40 MM, PLASTIC, TSSOP-14, Gate
74LVT10PW-T	ETC	获取价格	Triple 3-input NAND Gate
74LVT125	NXP	获取价格	3.3 V quad buffer; 3-state
74LVT125BQ	NXP	获取价格	3.3 V quad buffer; 3-state
74LVT125BQ	NEXPERIA	获取价格	3.3 V quad buffer; 3-stateProduction
74LVT125BQ,115	NXP	获取价格	74LVT(H)125 - 3.3 V quad buffer; 3-state QFN 14-Pin
74LVT125BQ,699	NXP	获取价格	74LVT(H)125 - 3.3 V quad buffer; 3-state QFN 14-Pin
74LVT125D	NXP	获取价格	3.3 V quad buffer; 3-state
74LVT125D	NEXPERIA	获取价格	3.3 V quad buffer; 3-stateProduction