5秒后页面跳转
74LVT10PWDH PDF预览

74LVT10PWDH

更新时间: 2024-11-12 22:36:43
品牌 Logo 应用领域
恩智浦 - NXP 栅极逻辑集成电路光电二极管信息通信管理
页数 文件大小 规格书
10页 83K
描述
3.3V Triple 3-input NAND gate

74LVT10PWDH 技术参数

生命周期:Obsolete零件包装代码:TSSOP
包装说明:TSSOP,针数:14
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.83系列:LVT
JESD-30 代码:R-PDSO-G14JESD-609代码:e4
长度:5 mm负载电容(CL):50 pF
逻辑集成电路类型:NAND GATE功能数量:3
输入次数:3端子数量:14
最高工作温度:85 °C最低工作温度:-40 °C
封装主体材料:PLASTIC/EPOXY封装代码:TSSOP
封装形状:RECTANGULAR封装形式:SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
最大电源电流(ICC):2 mA传播延迟(tpd):4.4 ns
认证状态:Not Qualified座面最大高度:1.1 mm
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):2.7 V
标称供电电压 (Vsup):3.3 V表面贴装:YES
技术:BICMOS温度等级:INDUSTRIAL
端子面层:NICKEL PALLADIUM GOLD端子形式:GULL WING
端子节距:0.65 mm端子位置:DUAL
宽度:4.4 mmBase Number Matches:1

74LVT10PWDH 数据手册

 浏览型号74LVT10PWDH的Datasheet PDF文件第2页浏览型号74LVT10PWDH的Datasheet PDF文件第3页浏览型号74LVT10PWDH的Datasheet PDF文件第4页浏览型号74LVT10PWDH的Datasheet PDF文件第5页浏览型号74LVT10PWDH的Datasheet PDF文件第6页浏览型号74LVT10PWDH的Datasheet PDF文件第7页 
INTEGRATED CIRCUITS  
74LVT10  
3.3V Triple 3-input NAND gate  
Product specification  
IC24 Data Handbook  
1996 May 29  
Philips  
Semiconductors  

与74LVT10PWDH相关器件

型号 品牌 获取价格 描述 数据表
74LVT10PWDH-T NXP

获取价格

IC LVT SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 4.40 MM, PLASTIC, TSSOP-14, Gate
74LVT10PW-T ETC

获取价格

Triple 3-input NAND Gate
74LVT125 NXP

获取价格

3.3 V quad buffer; 3-state
74LVT125BQ NXP

获取价格

3.3 V quad buffer; 3-state
74LVT125BQ NEXPERIA

获取价格

3.3 V quad buffer; 3-stateProduction
74LVT125BQ,115 NXP

获取价格

74LVT(H)125 - 3.3 V quad buffer; 3-state QFN 14-Pin
74LVT125BQ,699 NXP

获取价格

74LVT(H)125 - 3.3 V quad buffer; 3-state QFN 14-Pin
74LVT125D NXP

获取价格

3.3 V quad buffer; 3-state
74LVT125D NEXPERIA

获取价格

3.3 V quad buffer; 3-stateProduction
74LVT125D,118 NXP

获取价格

74LVT(H)125 - 3.3 V quad buffer; 3-state SOIC 14-Pin